首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 479
关注 143
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
14.5 EDK,AXI以太网V3Y01YA -丢包后的数据包不能通过AXIXEthernet/AXIZMA DMA传输
xilinx_wiki
8年前发布
21
0
0
xilinx_wiki
如果视频的输入、输出和光圈是2048或更大,使用视频缩放软件驱动程序,为什么视频缩放器停止接受输入视频?
xilinx_wiki
8年前发布
15
0
0
xilinx_wiki
LogiLogDePalPosiv3.2-仿真错误-当目标为ARTX-7时测试失败
xilinx_wiki
8年前发布
15
0
0
xilinx_wiki
ViVADO约束-临界警告:[普通17-55 ] ‘StIsField’期望至少一个对象
xilinx_wiki
8年前发布
28
0
0
xilinx_wiki
2013.1 – Vivado写的比特流导致错误/临界警告,因为块RAM没有用ELF文件填充。
xilinx_wiki
8年前发布
35
0
0
xilinx_wiki
ZYQ-7000 SOC PCAP DMA-加密传输挂起时,FSBL正在尝试加载损坏的PS应用程序分区图像
xilinx_wiki
8年前发布
26
0
0
xilinx_wiki
VIETEX-7HT FPGA GTZ收发器-VMGTZAVCC和VMGTZVCCL用于初始ES硅
xilinx_wiki
8年前发布
9
0
0
xilinx_wiki
ZYQ-7000 SOC设计咨询——为什么一个与ES硅一起工作的设计现在不能用硅生产来启动?
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
14.5—EDK-I/O模块在AXI IP边界附近引起冲突
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
时钟-如何连接BUFR用于旁路模式
1
xilinx_wiki
8年前发布
24
0
0
xilinx_wiki
VIVADO综合支持使用Reg声明支持二维数组初始化吗?
xilinx_wiki
8年前发布
196
0
0
xilinx_wiki
7系列GTZ向导V2.6- TxResteSeln/RxResteleN[8:0]值不正确地设置为14.025 Gb/s线率和212.5 MHz参考时钟
xilinx_wiki
8年前发布
8
0
0
xilinx_wiki
2013.2 FixFieliServV71—后综合和后实现网表输出失配行为仿真输出
xilinx_wiki
8年前发布
9
0
0
xilinx_wiki
Vivado Simulator(XSIM)2013 .x常问问题(常见问题解答)
xilinx_wiki
8年前发布
37
0
0
xilinx_wiki
VIVIOG仿真器(XSIM)中支持什么Verilog系统任务?
xilinx_wiki
8年前发布
17
0
0
xilinx_wiki
Vivado Simulator(XSim)支持“驾驶属性”吗?
xilinx_wiki
8年前发布
8
0
0
xilinx_wiki
在BFT设计中单击“转到实例化”,打开EDFF而不是源代码。
xilinx_wiki
8年前发布
8
0
0
xilinx_wiki
14 x平面前-在自动放置所有端口的PIN计划项目中崩溃
xilinx_wiki
8年前发布
16
0
0
xilinx_wiki
ZYQ-7000 SOC-PROGESTB必须在生产硅中的BooTROM执行期间上拉
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
LogiCORIP视频去隔行器V3.00 .-为什么SXAxISVIEVOTHORY THEADY信号行为对于第一输入帧显得不正确?
xilinx_wiki
8年前发布
48
0
0
xilinx_wiki
ViVADO约束-当在Pyropoptl设计中重命名对象时,约束传播问题导致“没有找到有效的对象……”
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
LogICORIP系列RAPIDIO GE2 V3.1-SRIO GE2 V3.1 RV2修补程序
xilinx_wiki
8年前发布
19
0
0
xilinx_wiki
XAUI V104REV1,V1.1 0 REV 1 -更新到7系列GTP/GTH重置逻辑
xilinx_wiki
8年前发布
16
0
0
xilinx_wiki
RXAUI V3.0REV1,V2.4REV1-更新到7系列GTP重置逻辑
xilinx_wiki
8年前发布
14
0
0
xilinx_wiki
JESD204B——当车道不匹配时如何共享核心的TX和RX车道
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
VilTeX-7GTH-QPLL生产硅属性更新的设计咨询
xilinx_wiki
8年前发布
16
0
0
xilinx_wiki
Vivado NCSim错误-NCVHDLP:*:e,SELLIB(//VHD):库(…)中未找到的单元(…)
xilinx_wiki
8年前发布
20
0
0
xilinx_wiki
VITEX-6和7系列——后SUC检测和校正过程中的iNITHB行为综述
xilinx_wiki
8年前发布
13
0
0
xilinx_wiki
14.5个EKK/SDK工具在从SDK独立安装命令行启动BooGEN时崩溃
xilinx_wiki
8年前发布
20
0
0
xilinx_wiki
ZYQ-7000 SOC,14.5 FSBL -有改变吗?
xilinx_wiki
8年前发布
16
0
0
上一页
1
…
133
134
135
136
137
…
368
下一页
跳转
143人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
479
阅读
33.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则