首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2013.2 FixFieliServV71—后综合和后实现网表输出失配行为仿真输出
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
Vivado Simulator(XSIM)2013 .x常问问题(常见问题解答)
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
VIVIOG仿真器(XSIM)中支持什么Verilog系统任务?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Vivado Simulator(XSim)支持“驾驶属性”吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
在BFT设计中单击“转到实例化”,打开EDFF而不是源代码。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
14 x平面前-在自动放置所有端口的PIN计划项目中崩溃
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
ZYQ-7000 SOC-PROGESTB必须在生产硅中的BooTROM执行期间上拉
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
LogiCORIP视频去隔行器V3.00 .-为什么SXAxISVIEVOTHORY THEADY信号行为对于第一输入帧显得不正确?
xilinx_wiki
7年前发布
46
0
0
xilinx_wiki
ViVADO约束-当在Pyropoptl设计中重命名对象时,约束传播问题导致“没有找到有效的对象……”
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
LogICORIP系列RAPIDIO GE2 V3.1-SRIO GE2 V3.1 RV2修补程序
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
XAUI V104REV1,V1.1 0 REV 1 -更新到7系列GTP/GTH重置逻辑
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
RXAUI V3.0REV1,V2.4REV1-更新到7系列GTP重置逻辑
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
JESD204B——当车道不匹配时如何共享核心的TX和RX车道
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
VilTeX-7GTH-QPLL生产硅属性更新的设计咨询
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Vivado NCSim错误-NCVHDLP:*:e,SELLIB(//VHD):库(…)中未找到的单元(…)
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
VITEX-6和7系列——后SUC检测和校正过程中的iNITHB行为综述
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
14.5个EKK/SDK工具在从SDK独立安装命令行启动BooGEN时崩溃
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
ZYQ-7000 SOC,14.5 FSBL -有改变吗?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
LogICORIP视频缩放器V8.1-为什么视频缩放器测试台有时在第一帧后出现超时错误而失败?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
ViVADO综合-“-VBOSE”的综合器设计TCL命令不能正常工作。替代方案是什么?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
ViVADO综合——如何加快综合过程中的XDC约束处理?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
ViVADO仿真:如何使用SyopopsVCS编译ViVADO中的库并执行仿真
xilinx_wiki
7年前发布
166
0
0
xilinx_wiki
ViVADO-VIVADO日志文件(VIVADO.JOU)只显示来自VIVADO的一个实例的命令
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
VIVADO -在综合/实现设置中的某些选项旁边有星号“*”。星号的含义是什么?
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
2013.4 VIVADO时序——RePosiLi数据表中“源偏移到中心”的解释
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
ViVADO:有没有一种自动化的方法来同步我的项目中的源文件和原始源目录中的文件?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
核心生成器“未能生成”,“执行TCL生成器失败”
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Vivado Serial I/O调试-EySCAN填充等高线图在VIETEX-7中有天线
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Vivado Serial I/O调试-链接视图不使用7系列580T GTZ自动刷新
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Vivado Serial I/O调试-“不要再次显示此对话框”框不能正确运行
xilinx_wiki
7年前发布
10
0
0
上一页
1
…
133
134
135
136
137
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则