首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1 EDK——“入门”文档包含一个不正确的路径变量
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1 EKK-I不能调整XPS“系统设置”对话框的大小
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
3.1 EDK-当选择“总线连接”选项卡时XPS GUI挂起
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1 EDK平台生成器为OPB-ATMC内核生成错误的VHDL文件
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
当“MyIP”目录中的HDL代码改变时,3.1 EDK平台生成器可以重新运行XST。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1 EDK-PSFUTIL错误:“LD。SO 1:PSFUTIL:致命:LIbSEDIDXXLB.SO:OPEN失败:没有这样的文件或目录。”(Solaris)
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1 EDK仿真生成器生成两个仿真.do文件
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1 EDK仿真生成器现在使用UNISIM和SimPRIM库
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
3.1 EDK-PowerPC EABI GDB和MB GDB不再使用GDB.I
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1 EDK-库生成器:与每个处理器相关联的内存映射现在打印出来
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1iFloorplanner-层次结构窗口的显示不正确,或多个RPM组件合并以重载一个RPM
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1个EKX-XPS:一个不正确的驱动程序实例化包含在MSS文件中
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
10.1步-“使PIN兼容…”功能包含无效包
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
在设计对象列表(DOL)窗口中下拉列表中的选择不自动应用
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
10.1层规划编辑器/STEP -从层次结构视图中进行移位选择不允许整个组被拖放
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MODESIM XE II 5.6A评估版本- MXE 5.6A评估版本不打开,或在仿真过程中崩溃
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2ISIS-选择一个进程“帮助”按钮或选择F1与一个选择的过程带来了CPLD基本属性选项帮助
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i DATA2BRAM——我如何验证BLAMRAM内存已在MI.BIT文件中更新?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
Schematic-如何为尚未创建的源(自顶向下设计)创建符号?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i核心生成器-核心GUI选项页变得无序,当我从页面循环到页面选择核心选项
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i仿真,NGD2VHDL – xxKalk没有正确连接到一个输出端口(“错误:不能读取输出…”)
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1ISP2 MODESIM,NGD2VER错误:“打开SDF失败…/致命:(VSIM SDF—34 45)未能解析SDF文件……”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1ISP2 NGDANNO、NGD2VHDL、NGD2VER、KeePi-层次结构块、额外端口带有“\$SyOnTrutuxi”,并且多个端口处于浮动状态。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogICORSPI4.2(POSPHY L4)V5.2——UCF必须为LVDS状态通道I/O编辑
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1ISP2时序仿真,NGDAnno,ViTEX-E时序仿真在TrCE报告的最大时钟频率超过时不会失败。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i SP2 ngDANNO-错误:“异常:SDM:SDMHHASTAB/FATALOLION:ANNO:PoTr.Mealth.H:126:1.21……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogiCORSPI4.2(POSS-PHY L4)- SPI4.2核心是否有一个必要的启动(复位)序列?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
7.1i XST——如何对一个具有多个模块的单个文件使用增量设计?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1 EKX-Xilinx C库:库的起源和许可要求
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
6.1 EDK/EST/XPS -我的处理器系统不是我的顶层设计,我如何执行行为仿真?
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
150
151
152
153
154
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则