首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3 JDRAM-一个错误报告:“警告!无效模式选项:使用顺序Program模式…
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2i定时-定时报告数据表包含不正确的时钟边缘信息
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
EDK-I无法打开输出文件“/代码/可执行文件”(“Windows中的权限被拒绝”)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
CPLD XC9500 XL/XV -当器件热交换(热插拔)时最大泄漏电流(IDK)是多少?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
5.1i ISE项目导航器语言模板文本在拖动和删除后被删除
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
CPLD CurnRunter II——在CurnRunter II器件上的VAX引脚的目的是什么?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i ECS-在“对象属性”对话框中,字段宽度是固定大小的
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i ECS-示意性DRC报告未连接I/O端口/示意NETLISST报告的错误:“错误:设计条目:2 – NET”
“必须连接到PIN或I/O端口”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
当我从ECS推入CORE Generator符号时,符号变得“Out of Date”。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
61i安装-当安装ISE服务包的日文版本时,呈现英文菜单。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1/3.2 EDK:我指定一个全局端口的Little Endian符号,但是在VHDL中,这变成了大的Endiad符号。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i ViTEX-II MAP-“FATALOLIGROUP:MAP:可移植性/导出/ PORTYMIN .H:126: 1.22”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i vs 4.2i影响,系统AC-CF-当系统ACE CF创建通过批处理模式运行时,启动器件的位置是什么?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i HDL BeNeCHER -为什么我看到错误:“错误:变量abistle Listad头不清除后重新排序列表”?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LogICOR二进制计数器V6.0——为什么计数器V5或V6的行为仿真导致“X”作为计数器输出?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
MODESIM 5.6e – GUI冻结,并且报告“{坏OpToMeCopyindex”1ps’s取消负载”。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICOR SPI4.2(POSS-PHY L4)- PL4 V3.x所有已知问题的列表
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
系统ACE CF-是“测试JTAG”(TSTJTAG)接口5V容忍吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VerTEX II Pro PowerPC——什么是用于PowerPC的片上存储器(OCM)的I侧或D侧的时钟?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
示意图-一个示意检查导致“错误:总线”XXX,它的子总线连接到不同的I/O端口
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
EDK-我如何获得处理器IP的评估许可证?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i核心生成器-“未知”标签出现在核心目录显示的“卖主”字段中
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1ISP3 ViTEX II包- XC2V2000 BG728和XC2V800 0 BF957器件和封装组合不可用
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
ValTEX II PROKEYTIO -信道绑定属性指南(CHANOXBONDY-WAIT,CHANOXBONDYOBACK,CHANONBANDYL LIMIT)和操作
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1 EDK SP2 -贴片以使用ISE 5.1i SP3与EDK 3.1 SP2
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i步速崩溃,报告“警告:便携性:111 -消息文件…找不到”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i影响-一个CoolRunner文件不擦除CoolRunner(XPLA3)器件
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i SP2安装-在卸载Service PACK 3后尝试安装Service PACK 2时出错
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
示意图-“错误:NGDBug:466输出垫网”有“非法连接”被报告为具有双向端口的示意性设计。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i ISE在线帮助在某些Netscape和Mozilla浏览器中没有正确启动
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
148
149
150
151
152
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则