首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogICOR MAC FIR V2.0——对于MAC FIR核的某些参数,行为和NETLIST仿真报告了DUT引脚的不正确结果
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i SP2 MAP、LogICORCORDIC V1.1—“错误:与F6配置相关联的位置-结构逻辑不能放置……”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
我在哪里可以找到基础经典(ALDEC)和ISE基础特征的比较?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1IXST-“FATALOLIGRATION:XST:FCtuTiL.C:97:1.25——当前结果可能不正确……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1ISP2定时仿真、DCM、Verilog—DCM不锁定在Verilog时序仿真中
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i时序仿真,ngDANNO-未连接的XMUX1输入导致XS出现在异步部分的设计中
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i定时仿真、NGANDNO、速度文件、MGT-A周期误差在RIFCK输入上报告
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
5.2i CPLD影响CultRunter II XC2C84-全球时钟1(GCK1)未能在器件上进行时钟寄存器
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i步长-指定“有效的I/O标准”的“检查引脚分配”操作会导致一个错误,说明“不支持指定的I/O标准”。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i核心生成器-单端口块存储器V5.0:行为仿真报告当“额外的输出管级”=1和“写入模式”=“没有读写”时的不正确等待时间。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1iFloorplanner-一个包含宽字符的FloorplannerNCF导致“错误:包:311/312 -无法解决两个或更多集合之间的冲突……”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
7.1ISIS-我不能在项目导航器中添加多个ELF文件到我的处理器项目中。为什么?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LogICOR MAC FIR V2.0输出直到数据存储缓冲器的内容填充数据为止无效。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
Logic CORDIC V1.1——在VHDL分析器编译期间,一个错误报告“分析VHDL—48”解析
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i ECS -示意性检查报告“空载”(设计入口:13)和“无源”(设计输入:11)错误
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i IP1核心生成器——5.1IIP更新1中的核心生成器的已知问题(也称为5.1i IP1或FYIP1)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i ECS,行为仿真,VHDL—IOBUF的输出总是“X”
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
LogICOR MAC FIR V5.0-为什么我得到内存冲突错误时,做一个后加注释的Verilog仿真的MAC FIR?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i ECS -“错误:设计入口:5总线”IOBUS(7:4),iTBUS(3:0)“该总线的一些成员连接到IO端口,但有些不是…”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1ISP2 DRC -“错误:设计规则:620 -块检查:非法RAM16和MULT18X18放置。COMP“…”不能放置在512×36块RAM旁边……
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHYL4)V5.0-汇核:最后一个EOP出现在FIFO中
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
VelTEXI/PR–什么是SelectMAP配置的最大频率没有握手(FCCNH)?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
12.1速文件-数据表和速度文件之间的关系是什么?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1ISP2影响-自动十六进制PROM文件生成与CDF分配错误地创建一个MCS文件
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61I ECS -“警告:设计条目:75 -注释(- 80 – 80)是在表外……”
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
3.1 EDK,LBEGEN -“错误:复制失败……/LIB/LICBCHILL。A:没有这样的文件或目录”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61i步速-如果VREF和VR专用引脚在不同时间被禁止,禁止命令不是累加的。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1ISP2步速错误报告在平面图中,当我保存一个设计,但没有给出细节。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1iSpartanII PAR -“TBUF SRC错误路由-警告:PAR:100 -设计未完全路由。”
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
用于DSP的2.3系统生成器-已知问题列表
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
151
152
153
154
155
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则