首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1IIS-ProjaveNavigor错误地传递一个值,用于“X仿真的全局禁用”(-XON)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
当使用暂停IR状态(不正确的TDO值)时,VIETEX I/II II临边界扫描(JTAG)测试失败。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
2.3 DSP的系统生成器——如何减少系统生成器生成的文件数?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1 EDK安装-服务包自述文件
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
项目导航器-在网络驱动器上运行项目的进程未更新
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i ECS-当我实施一个示意性设计时,映射报告:“错误:包:679 -不能遵守设计约束……”
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
5.1ISP2影响- GUI不启动并报告“在写保护目录中启动的影响-请重新启动影响”(Solaris)
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
包装FPGA / CPLD/PROM -干烘烤循环:是否有最大数量的干烘烤周期,可在125摄氏度?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
LogiCORE Pipelined Divider V2.0 -为什么我找不到分频器V2Y0用于功能仿真或科里根的流水线除法器?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
5.1i的ViTEX I/Pro器件的验证-产生“错误:比特流:63 -试图读取过去的比特流结束……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i影响,系统AC-CF-当我试图规划一个JTAG链包含一个VIETEX I/Pro器件,配置失败(Svf2ACE)
xilinx_wiki
7年前发布
37
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHYL4)V5.0 – RSClk相对于RSTAT偏移,RSClkPhase控制信号被忽略。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
5.1i映射-“错误:点亮守护者符号”
只能附着在IOB垫网上
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
3.1.1 EDK-Error:“没有找到IP类型OPbvv20的1版本B;OpByv20类型的实例Myopb被排除在设计之外”
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
3.1 EDK——我如何通过XPS向PowerPC EABI GCC编译器传递多个包含目录?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.1i DATA2BRAM——当CRC校验被禁用时,完成的PIN不高
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
5.1i项目导航器-“保留层次结构”属性对NGD2VER或NGD2VHDL进程没有影响
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
项目导航器——如何在项目导航器翻译过程选项中指定多个目录?-设置多个宏搜索路径
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
7.1i ISE仿真器(ISIM)-我如何使用波形编辑器(本彻)的设计与差分时钟?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i影响- PROM文件格式化程序GUI已被并入到iMPACT GUI中
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
5.1i ChIPSimulePro——在内核插入器运行后,ILA核心不出现在设计中
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
CORE Generator千兆以太网MAC V2.1——我如何定制主机/非主机、统计和GMII或1000 BASE-X选项的核心?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
DSP的2.2系统生成器——如何将由系统生成器创建的4.1i项目转换为5.1i软件?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
ViTEXI/PRO-在配置之前,HSWAPPGEN接地引脚拉动我的VREF电源高于预期
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
5.1i TrCE-4.2i和5.1i软件版本报告相同设计的不同逻辑电平
3
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
91I增量设计-PAR:“警告:布局:119 -找不到位置。TBUF组件“XXX”未被放置
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
5.1i增量式设计-将压缩应用到区域组,使不变的逻辑组被替换和重新路由。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
5.1i增量设计-进位逻辑在PAR期间不适合区域组时不被包装
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.3系统发生器的DSP -一个S函数错误报告:“未连接的输入端口……”
2
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
5.1i ViTEX II PAR -“错误:布局:249 -自动时钟放置失败……”
xilinx_wiki
7年前发布
6
0
0
上一页
1
…
153
154
155
156
157
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则