首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1ISP1架构向导——在DCM通用设置中,当使用“高级”按钮时,相移值重置为“0”。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
7.1i XST -我如何推断双数据速率(DDR)寄存器?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i安装,Linux /Wine-我如何在Linux上安装服务包?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i定时-在“-TSI”开关上出现分段故障
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i时序分析器-在定时报告的数据表部分没有报告多个PCI信号
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i定时/ PAR网最大延迟限制被忽略
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i速度文件-SpartanIIE(2S150 E)速度文件已更改为初步文件
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i速度文件-ViTEX II PRO文件已更改为V1.67
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i ViTEX II的定时-DCM脉冲宽度检查不正确(发出错误警告)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i步长-反向列排序在设计对象列表中被打破
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
当在Windows 2000上解析UCF文件时,报告了5.1i NGDBug错误:“错误:解析器:11 -遇到未被识别的约束……”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i ISE——项目导航器GUI不在Solaris机器上启动,报告“算术异常”错误
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
DSP的6.1系统生成器——为什么并行乘法器比串行乘法器的逻辑更少?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1iFloorplanner-使用“写入RPM到NCF”(宏Builder)内核不止一次导致“错误:包:697 -不能服从设计约束(MaRONAME=…)”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i安装-支持目录名中的空格吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
81I ViTEX II MAP-使用RAMB4原基定位VITEX-II体系结构
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1ISP1时序仿真,NGDAnno,ViTEX/E -一个大的延迟被错误地注释到本地重置。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
示意图-未连接总线导致“错误:NET”名称(XX)必须连接到引脚或I/O端口
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
5.1i增量设计-映射报告比我创建的更多区域组
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1ISP1影响-在PROM生成中,文件格式化程序显示配置文件大小而不是比特数。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
WebPACK——我在哪里可以找到旧版本的WebPACK ISE?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2i CPLD CurrSunter II CPLDFIT -fitter过程崩溃,同时从时钟分频器输出时钟到I/O引脚
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i ISE -用测试向量进行ABEL仿真,无法在函数“DO”文件中加载AIM库,导致“错误:(VSIM—3033)”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i ISE – ChipViewer将打开并允许在项目中不存在UCF文件时进行PIN分配
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
由HDL BeNER创建的5.1i HDL Beun-BestBoever用于多个时钟设计,不切换与快速时钟或异步信号相关的输入信号。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
7.1i xST-xST似乎在无限循环中运行,需要较长的时间来综合代码。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1ISP1 COMPXLIB,NC-SIM,NC-VHDL -“BSDFLN:文件未找到-/Xilinx/StaskMys/Sile/WrPrp/NCSIM/StaskMyType包装器VHD”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i安装-在我安装Solaris Service PACK 1之后,权限应该是“744”,当它们应该是“755”时
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1ISP1的影响-当加密密钥(.NKY)文件被分配给VyTeX II器件时,出现错误和异常(“错误:影响:1111 -不能找到BSDL文件……”)
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
5.1i CPLD HPREP6 CurrSun-II VREF I/O标准(HSTL-1,SSTL2-1,SSTL 3-1)不在器件上工作
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
156
157
158
159
160
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则