首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1i核心生成器-同步FIFO示意符号包含不可连接的SnIT引脚
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i CPLD CulsRunter II – XC2C64时序参数已经改变
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i XST -一个不正确的减法器被推断出大于32位的结果。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
UART可以将RX/TX宏放在单独的CLK信号上吗?(XAPP223)
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
5.1i xST -xST并不总是推断我选择的编码风格中的FSM。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1IIS-5.ISI基础和5.1I ISE BASE-X有什么区别?关于特征支持的信息可用吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1iFloorplanner-区域组约束的“组”函数不起作用,导致“错误:NGDBug:753……”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
10.1步-禁止功能不适用于DCM/GT/PPC/BUFG站点
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1ISP1 COMPXLIB,MODESIM -“错误:不能打开C:\xilinx\StaskMask\Soel\WrAPPES\\”(仅PC)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
当我使用背面注释的PIN位置时,报告了一个错误:“错误:布局:44 -全局时钟XXA(BUFGMUX1P)和XXB(BUFGMUX1S)……不可能路由”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LeaNodoPrturime22D-我无法正确综合IFDRCPE
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
1.1i步幅-无效的BRAM和多区域组范围由ViTEX II PRO编写的“MPEHELPES:151”错误
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1iFloorplanner-加载具有RPMLattice约束的NGD文件导致致命错误
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
功能仿真,VHDL,MODESIM -“错误:正式状态必须不关联与打开时,子元件单独关联”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i项目导航器-“警告:NGDBug:257 -发射器:找不到文件……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.1i CygWIN /XFIEL8ISIS-X服务器错误:“WAND/U警告(213):只在8位伪彩色中支持调色板模式”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
6.2系统发生器的DSP -什么“硬件过采样”(也称为“时钟每输出”)意味着关于FIR和乘法器块?
1
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
用于DSP的6.1系统产生器——下采样“2”和对称性在脉冲响应失败的核心生成
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
如果没有安装Xilinx工具,可以安装DSP – CAN系统生成器的系统生成器吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1ISP1项目导航器-“FATALOLIGROUP:GUIVICUT: WinApp .C: 583:$修订”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
7 x同步:如何在ViTEX II块乘法器和只使用LUTs的乘法器之间进行选择?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i安装:FATALHOLLATION:个性化模块:BASPMPIC.C:1290:1.56 FILL缺省:不能找到默认速度
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1 EDK-XPS“错误:文件等/下载.CMD未找到”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.1i COMPXLIB -“错误:COMPXLIB [init ]:2 -无法删除文件\ tMP\xLo..…”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHYL4)V5.2-PAR错误:“位置:1897—全局时钟组件”
配置为一个可选择的多路复用器被放置在现场BuffgMUX3S…
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VxTEX II PROKEYTIO – RXCOMMADET输出保持高的多个周期
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1IXST-移位寄存器模型的实现不会产生预期的结果
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
包装:PB免费-什么是Xilinx无铅(PB)包的布线图?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
包装:Ceramic Brazed(CB)包-什么是引线框架的组成?CB包装有多少锡(Sn)和金(Au)?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogICOR SPI4.2(POSS-PHYL4)V5.0,5.1I-映射:“错误:LIT-PISCDEC,PSEN,PSCK和PSDO的DCM符号”PL4SnKY-Top1/PL4SnKY-CK0/STATACALIGION STATICAGIL.RDCKLY-DCM0′
xilinx_wiki
7年前发布
4
0
0
上一页
1
…
157
158
159
160
161
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则