首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 441
关注 129
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1i增量式设计-将压缩应用到区域组,使不变的逻辑组被替换和重新路由。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
5.1i增量设计-进位逻辑在PAR期间不适合区域组时不被包装
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.3系统发生器的DSP -一个S函数错误报告:“未连接的输入端口……”
2
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
5.1i ViTEX II PAR -“错误:布局:249 -自动时钟放置失败……”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
Loigor RAPIDIO——为什么LKKTTSTY Rydiyn在PHY训练之前断言?
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
5.1i ChIPStudio Pro—核心插入器不显示消息以指示内核已成功插入。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.1i ISE -“错误:@ XXXX.RSP未找到-不能读取“VHDLLabVIEW”:没有这样的变量……”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
当我试图从VHDL文件中创建一个示意符号时,ISE报告“不能读取”进程名:“没有这样的变量……”
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
14.7映射-为什么和什么时候我会使用“-BP”映射选项(“映射切片逻辑到块RAM”)?
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
5.1ISP1时序仿真,NGDAnno,VIETEX I/PRO输出的差分信号没有被正确注释。
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
6.2用于DSP的系统生成器-是否可以为任何状态机块创建复位引脚?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
针对DSP的61i系统生成器,对于控制S-函数的每个Xilinx块,参数变量名和定义是什么?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.1i ChIPSimultPro CHIPPSORE PRO分析仪连续显示“等待上载”,当样本缓冲区大小被指定为“256”时
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
61ISpartanIIE,MAP -“FATALOLIGRATION:MAPLIB:BASMFRAG.C:1186: 1.27 -出针数不等于1……”
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
9.2示意编辑器-当我使用示意性捕获工具时,我不能为PLL的CKNYLY周期属性分配除“0”以外的任何值。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.1i,ECS-使用PULLDOWN /上拉电阻符号导致“错误:HDLPARSIES:1402…对象
无法更新的模式
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
5.1i步速在大写字符时,不以PIN LOC约束读取。
xilinx_wiki
7年前发布
44
0
0
xilinx_wiki
5.1i影响,18V00 -“Program失败”在并发模式下设置的器件链上的程序/验证操作期间被报告
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
ViTEX II IIS模型-为什么在PCI模型中存在“Vmeas”和“VREF”两种可能的值?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
5.1i步长-如果从设计层次结构中拖动逻辑文件夹,则在UCF中创建没有范围的区域组。
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
7.1同步-我如何推断单端口和双端口RAM在同步?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
5.1i核心生成器工具-当使用二进制计数器与HDL Bunter的测试台时,在输出100 MHz时输出“X”。
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
5.1i xPoto-帮助链接到Xilinx支持,Xilinx在Web上,教程不工作
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
5.1i ViTEX II PAR-MPPR在第二次成本表运行期间崩溃
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
CPLD XC950XL:电路修订代码AWN相当于修订DMN
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
1.1ISIS-CPLD流不通过WYSIWYG交换机到CPLDFIT
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
在设计中,组件放置在它们的区域组之外。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
61IMAP/PAR -有可能使用PIN锁定约束来维持片断引脚的使用吗?
xilinx_wiki
7年前发布
49
0
0
xilinx_wiki
5.1i CPLD CultRunter II TSIM—DATAGATE应用于时钟网络时,不适用于时序仿真。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
7.1i xST -“错误:xST:1490 -实例化的LUT4
在单位中没有任何init属性
“
xilinx_wiki
9个月前回复
13
1
0
上一页
1
…
154
155
156
157
158
…
368
下一页
跳转
129人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
441
阅读
25.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则