首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 378
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Vivado – [Route 35-19]驱动程序不是ECO命令后发出的可布线引脚
xilinx_wiki
5年前发布
31
0
0
xilinx_wiki
Alveo数据中心加速卡 – 自定义流程 – 错误:[Labtools 27-3347]闪存编程不成功:地址0x0000的SPI闪存扇区被锁定以进行擦除/编程
xilinx_wiki
5年前发布
68
0
0
xilinx_wiki
2018.3 – Zynq UltraScale + MPSoC VCU – 2018.3补丁LogiCORE H.264 / H.265视频编解码器单元(VCU) – Linux内核模块,VCU控制软件,GStreamer和OMX
xilinx_wiki
5年前发布
21
0
0
xilinx_wiki
Alveo数据中心加速卡 – 卸载XRT和/或shell
xilinx_wiki
5年前发布
64
0
0
xilinx_wiki
LogiCORE H.264 / H.265视频编解码器单元(VCU) – 为什么在编码大分辨率或多个流时会看到帧丢失?
xilinx_wiki
5年前发布
20
0
0
xilinx_wiki
2018.3 LogiCORE视频混合器Linux驱动程序 – 为什么在RGB和BGR的器件树中设置IP GUI配置和视频格式时,我会看到交换的红色和蓝色?
xilinx_wiki
5年前发布
10
0
0
xilinx_wiki
视频场景变化检测v1.0 – 为什么在Windows上生成视频场景变化检测示例设计时会看到ERROR:[IMPL 213-66]?
xilinx_wiki
5年前发布
18
0
0
xilinx_wiki
Video Multi-Scaler v1.0 – 为什么在Windows上生成Video Mutli-Scaler示例设计时会看到ERROR:[RTMG 210-205]?
xilinx_wiki
5年前发布
55
0
0
xilinx_wiki
2018.2 / 3 Zynq UltraScale + MPSoC VCU – 为什么GStreamer在尝试解码某些传输流(TS)文件时会崩溃?
xilinx_wiki
5年前发布
45
0
0
xilinx_wiki
2018.2 / 3 Zynq UltraScale + MPSoC VCU – 为什么在大约10分钟解码并显示一些缺少第一个NAL单元中起始码的H.264流后,显示会冻结?
xilinx_wiki
5年前发布
8
0
0
xilinx_wiki
2018.2 / 3 Zynq UltraScale + MPSoC VCU – 为什么VCU解码器控制软件总是输出10位数据?
xilinx_wiki
5年前发布
12
0
0
xilinx_wiki
2018.2 / 3 Zynq UltraScale + MPSoC VCU – 为什么VCU编码器在使用CONST_QP模式时比在VBR模式下花费更多时间?
xilinx_wiki
5年前发布
25
0
0
xilinx_wiki
2018.2 / 3 Zynq UltraScale + MPSoC VCU – 为什么VCU控制软件解码器示例应用程序在解码包含错误的流时会挂起?
xilinx_wiki
5年前发布
7
0
0
xilinx_wiki
我的GTM设计有一个最小松弛违规严重警告:严重警告:[时间38-282]负MIN MINIOD松弛违规
xilinx_wiki
5年前发布
17
0
0
xilinx_wiki
软判决FEC(SDFEC)v1.1(第1版) – 仅仿真示例设计在Windows操作系统上生成不正确的激励
xilinx_wiki
5年前发布
19
0
0
xilinx_wiki
LDPC编码器/解码器v2.0(第1版) – 仅仿真示例设计在Windows操作系统上生成不正确的激励
xilinx_wiki
5年前发布
29
0
0
xilinx_wiki
Vivado – 使用与SGE的launch_runs命令的示例
xilinx_wiki
5年前发布
39
0
0
xilinx_wiki
以太网上的无线电成帧器 – Vivado 2018.3和更新工具版本的发行说明和已知问题
xilinx_wiki
5年前发布
16
0
0
xilinx_wiki
VCU128评估套件 – 已知问题和发行说明主答复记录
xilinx_wiki
5年前发布
12
0
0
xilinx_wiki
UltraScale + GTH和GTY – RX缓冲旁路逻辑在低线路速率下无法完成
xilinx_wiki
5年前发布
26
0
0
xilinx_wiki
2018.2 / 3 Zynq UltraScale + MPSoC VCU – 当LambdaCtrlMode = DYNAMIC_LDA或AUTO_LDA时,为什么VCU会产生质量差的输出?
xilinx_wiki
5年前发布
25
0
0
xilinx_wiki
软决策FEC(SDFEC)集成模块v1.1(修订版2) – Vivado 2018.3中软决策FEC(SDFEC)集成模块v1.1的补丁更新
xilinx_wiki
5年前发布
12
0
0
xilinx_wiki
LDPC编码器/解码器v2.0(第2版) – Vivado 2018.3中LDPC编码器/解码器v2.0版本的补丁更新
xilinx_wiki
5年前发布
77
0
0
xilinx_wiki
SDFEC,LDPC编码器/解码器,极性编码器/解码器 – 当SD-FEC,LDPC编码器/解码器或极性编码器/解码器C模型与其他DSP IP C模型组合时,可执行崩溃
xilinx_wiki
5年前发布
37
0
0
xilinx_wiki
Virtex UltraScale + HBM控制器 – 在IP中启用时,写入DQ奇偶校验需要进行内存文件修改
xilinx_wiki
5年前发布
46
0
0
xilinx_wiki
LogiCORE H.264 / H.265视频编解码器单元(VCU) – 当将高级选项卡上的B帧字段设置为STANDARD时,为什么我会看到编码器写入带宽下降到一个非常小的数字?
xilinx_wiki
5年前发布
6
0
0
xilinx_wiki
HDMI接收器子系统v3.1(第1版) – Vivado 2018.3中HDMI接收器子系统的补丁更新
xilinx_wiki
5年前发布
12
0
0
xilinx_wiki
GTM器件的仿真加速
xilinx_wiki
5年前发布
15
0
0
xilinx_wiki
2018.3 Zynq UltraScale + MPSoC VCU – 当使用带有HEVC多流编码的LOW_DELAY_P模式时,为什么会出现“通道创建失败”错误?
xilinx_wiki
5年前发布
35
0
0
xilinx_wiki
HDMI RX子系统v3.1 – 切换分辨率时信息帧数据包损坏
xilinx_wiki
5年前发布
12
0
0
上一页
1
…
15
16
17
18
19
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
378
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则