首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 479
关注 143
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1i核心生成器——5.1i软件发布中核心生成器的已知问题
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
LogICORSPI4.2(POSPHY L4)V4.x运行BITGEN导致“错误:设计规则:524 -块检查:不完整的DCM配置……”
xilinx_wiki
8年前发布
15
0
0
xilinx_wiki
LogICORSPI4.2(POSP-PHYL4)V4.x-当发送奇数大小的数据包时,发射机不能将16位PL4总线字的无效字节清零。
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
LogICOR SPI4.2(POSS-PHY L4)V4.x——SPI 4.2(PL4)内核的功耗是多少?
xilinx_wiki
8年前发布
13
0
0
xilinx_wiki
LogiCORSPI4.2(POSS-PHY L4)——SPI 4.2(PL4)内核时钟减少方法
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
MODESIM(SE,PE)-“错误:在项目文件中找不到LMC StaskLimeLBSWIFT条目……加载设计时致命错误”
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
5.1i核心生成器-当我使用IP捕获工具时,它报告“错误:不能打开文件<./XilinxCoreLib/vhdl_analyze_order>写作。不会生成分析订单列表
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
5.1i HDL Beunter -在保存测试台波形的变化之后,HDL BeNCHER不再询问波形应该持续更长的时间。
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
5.1IIS-MODESIM仿真过程在项目导航器中没有安装ModelSim时可用
xilinx_wiki
8年前发布
14
0
0
xilinx_wiki
61i ViTEXII PAR -“错误:布局:79 -没有足够的网站来放置所有选定的组件。”
xilinx_wiki
8年前发布
13
0
0
xilinx_wiki
5.2i核心生成器——异步FIFO V4.0:空标志不能用VCS仿真器高飞
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
7 X同步:我如何推断ViTEX-II同步乘法器(Mult18x18s)?
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
4.2i ViTEX-II MAP-作为软件版本4.2i,映射器不再通过区域组边界推送逆变器和缓冲器。
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
61i ISE -“错误:XST-XXX.VF线XXX。在XST Verilog中综合ECS示意图时,报告解析错误,期望“错误”或“′”或“′”或“′”′。
xilinx_wiki
8年前发布
26
0
0
xilinx_wiki
4.2i ECS -“错误:”HDL分析器:162×XXX.VHF线XXX。读符号“(”,“期待”,“或”:“。”
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
4.2i XFLUT-当使用XFLUX实现时,冷却器II设计不能正确运行
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
4.2i xFuff-XFLOW不支持选项“-thythVHDLySturn.Opt”。
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
4.2i ViTEX-E映射制导映射失败的“错误:MAPLIB:206 -不能指导LUT与输出……”
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
4.2i ngdBudio-环境变量现在报告名称不匹配作为警告而不是错误
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
4.2i ViTEXII PAR A崩溃发生在部分重新配置流程的组装阶段
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
4.2i PAR -全局LogLogic 1信号在部分重配置模式下不能正确引导
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
在器件合格之前对Xilinx器件进行哪些测试?
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
10.1 Floorplanner-我不能拖放(Read)我的RPM组件从层次结构窗口到编辑窗口
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
4.2i SP3时序分析器/TrCE/ViTEX II – DCM PSDON时钟到输出时序现在相对于PSCK(而不是CLKIN)
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
安装我的WindowsXP机器崩溃,在安装MullLinux驱动程序之后,显示一个蓝色屏幕,作为4.2i软件的一部分。
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
1.1i xST -“错误:xST:426非法命令使用:运行”
xilinx_wiki
8年前发布
14
0
0
xilinx_wiki
5.1i核心生成器——当我编译XILIXXCORIELB仿真模型时,创建了一个不正确的分析顺序文件(与“GETX模型”工具有关的问题)
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
7.1i CPLDFIT -“警告:CPLD:1081 -不能分配信号”DOUT’到位置“82=FB3Y12”。没有足够的块输入。
xilinx_wiki
8年前发布
24
0
0
xilinx_wiki
5.1i核心生成器-内核生成器在Netscape 4.72从项目导航器(Solaris)启动时不工作
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
项目导航器-“新来源”选项只允许一组有限的源类型,如用户文档和BMM文件。
xilinx_wiki
8年前发布
4
0
0
上一页
1
…
171
172
173
174
175
…
368
下一页
跳转
143人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
479
阅读
33.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则