首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1i安装-在哪里可以找到在注册页面上请求的序列号?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
SpartanII -有些部件具有低功率或掉电模式,而其他部件则没有。我该怎么称呼呢?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
81I XC9500系列CPLDFIT——“定时驱动”宏小区电源选项的目的是什么?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i Floorplanner-当我保存一个文件时,从一个进位链中放置一个Cy(7)没有被保存
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.4 FPGA Express – FPGA Express约束编辑器不显示顶级时钟
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3i核心生成器、异步FIFO、FIFO生成器-行为和后注释仿真不匹配
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
6 SypPrimePro -当试图使用AND门与“1”的输入来仿真缓冲器时,它被优化了。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3 X FPGAExpress-我在哪里可以找到关于块级增量综合的文档?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ISpartan映射- FATALL错误:NCD:BasnCult. C:249:1.1522.1.2.1-
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1COREGEN-希林克斯核心发生器:“发生了一个错误…无效参数…
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.3.06i基础ISE,SypLime-远程源将无法在SypPurimes流程中工作。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I CCORENE-8B/10B解码器在SITIT激活时输出不正确的符号差异。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I COREGEN双端口块内存V3G0 GUI将B端口深度截断到仅5个字符。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i安装-错误:“不能将一个3.1i服务包加载到2.1i环境中。”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
LogICOR正弦余弦查找表(Sin COS LUT)V2.1-安装DYIP2后,我不能选择正弦余弦查找表生成(4000和Spartan家族)。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
5.1i核心生成器-双端口块内存:读和写到同一位置导致读取无效
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
1.1i核心生成器- Verilog仿真的行为模型可能给出内核竞争条件
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
SypR化6.1 – SypReTi蛋白6.1错误地推断了XC4K族的RAM16X1DY1和RAM16X1SY1基元。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1ICOREGEN-“Xilinx核心生成器-发生错误……当生成一个核心,您当前的工作目录……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IS6为同步化不支持ISE节点锁定许可证的集成
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.3.06i基础ISE,项目导航器-核心生成器图标可能不会出现在源窗口中正确的HDL源下面。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
使用图像属性定义RPMS
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IS6基础ISE——使用SypLIPITCH流,在使用SypRIDUI图形界面运行设计后,更新不更新复选标记
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3.06I基础ISE、工程导航仪、CORE Generator-CORE Generator模块不正确的引脚极性
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.5 FPGAExpress- ViTEX II库支持
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
5.1IISE、项目导航器、同步化-忽略“频率”综合选项
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.3.06i基础ISE、项目导航器、同步化-综合“过程属性”帮助文件用于XST。
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
3.3.06i基础ISE、项目导航器、SypRyTy-SyPrimError错误未显示在项目导航器控制台中。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
CPLD XPLA3-我可以用上拉电阻提高VoH超过3.3V吗?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础ISI——在安装Service PACK 5之后,我不能创建新的核心生成器源。
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
233
234
235
236
237
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则