首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1i基础ISE 3.1基于波形查看器的在线帮助缺失
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础从基础ISE运行MPPR导致PC挂机
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础——添加VHDL或Verilog源使项目导航器挂起
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE项目导航器不支持ABEL测试向量(ABV)文件
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTEX-E/-II/-II Pro//- 4 / – 5,SpartanIII/O -这些器件可以接收差分LVPECL信号与差分CLK连接到GCLK引脚吗?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i安装-UNIX(HP或Solaris)SP3安装挂起/连续循环
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i ViTrimeMultand使用导致错误“包:679 -不能服从设计约束”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i SP3-MAP失败:FATALHOLL错误:MAPHELPES: MHCCONSTIMP.C:162.1.7.20.1- DeffSisteType(…)
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
ViTEX-I/O标准使用钳位二极管?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础-问号出现在设计输入和综合工具箱中
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
11.1 NGDBug -“错误:NGDBug:31, 412 -无效的UCF/NCF文件输入值被检测到…在解析时发现错误。UCF文件“文件名UCF”。”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
81i NGDBug -“错误:NGDBug:28 -顶级输入设计文件”测试EDN“找不到或创建……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F3.1I基础逻辑仿真器-删除信号
在CMD文件中不能正常工作
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1IXST错误:(VLGJY-500)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.4 FPGAExpress- FPGA Express不导出4K架构的时钟PIN锁约束。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
LogICore PCI—PCI核心不响应I/O或内存事务作为目标(DeVSEL从不声明)
1
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
模型(MXE,SE,PE)-我如何回溯注释(定时)仿真使用MODESIM独立?(VHDL,Verilog)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
MIDIM(MTI)-“错误:不能在UNISIM中打开库UNISM”(VHDL,Verilog)
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
3.1i安装-错误:“SETUP.EXE链接到缺少的导出内核32.DLL:GETDISKFRESEPACEXEA”(Windows 95)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTex/ViTeX-E/Sptri II-如何初始化分布式RAM或ROM?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
4.1i安装-错误:“MSCVILT.DLL文件链接到缺少的导出MSVCIRT.DLL”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i安装(sp)-Error:/tMP/ .xStuts/OythyS.Ax.Y.A**:不能创建。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ISP2 CHIPVIEVER——“错误:断言:……java. Lang.ArayIdxOutOfFunExtExpRebug”当我在独立模式下启动CHIPVIEWER时。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装-xilinx 3.2.03i安装错误:您的文件集.txt包含无效的注册ID
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE——“致命错误:VHDL分析器发出内部错误。VHD(72):构造“标记…”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IXST错误:NGDBug:455 -逻辑网“XXXX”有多个驱动程序。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.4 FPGAExpress-错误:NGDBug:455 -逻辑网“XXXX”有多个驱动程序
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i SP2核心生成器-VHDL VIEW逻辑图解核心生成失败:“VIEW逻辑符号生成失败”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
VITEX LogICORL PCI——PCI LogICORE在配置空间标题中设置总线主控位后意外地请求PCI总线
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i基础ISE-3.1i使用Xilinx核心生成器
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
237
238
239
240
241
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则