首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1ISIS-VHDL源代码-“创建符号”失败,“错误:此设计不包含一个名为MyOxDead的实体……”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
LogiLogiPCI/PCIX—我如何使用Xilinx PCI或PCIX LogICORE实现扩展ROM BIOS?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i XST项目导航器在综合HDL文件时挂起,XST.EXE继续运行。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1IXST错误:(VLGJY-500)。文件名>无法打开包含文件
’
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3。FPGAExpress-我如何实例化和初始化VTEX选择块RAM?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
7.1i xST -“错误:xST:899”文件名“,”行::“NETIONNEX”的逻辑与已知的FF或锁存模板不匹配。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
FPGAExpress3.4——我如何在HDL中实例化和初始化RAM或ROM?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3 .x FPGA Express——我如何在VHDL中实例化和初始化HDL中的LUT原语?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
4.1i ViTEX/E定时-当我为4X时钟乘法级联DLL时,时序路径是不正确的
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
如何在VHDL和Verilog中使用init属性初始化LUT?
xilinx_wiki
6年前发布
46
0
0
xilinx_wiki
4.1i ViTEX-MAP-致命错误:“NCD:BasnCCOMP.C:3545:1.14 -找不到BelBeliI1/I3/I5/IYDT0上未连接PIN的其他BEL”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1 JTAGProgrammer- MulnLink电缆不一致程序18V04并行模式。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1I COREGEN变量并行乘法器:使用注册输出和流水线时VHO中的混淆标签设置。
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
SpartanII -初步- 5速数据现在可用
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE——FPGA编辑器在从ILA或探针选项运行BITGEN时不会自动插入BITGAN.UT文件
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
3.1i ViTeX包文件——ViTeXCB228包文件丢失PIN;这会影响.PAD报告。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i XC400 0E包文件-多个包文件丢失PIN;这会影响.PAD文件。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1iSpartan包文件-包缺少连接引脚,这会影响.PAD报告。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i VyTeX-E PAR -当一个路由器可用时,路由器不总是使用长线。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
基础4.1I示意编辑器-SpartanII IGBF4和OBUF4使用双向PIN为宏的输入端口;警告消息被报告
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i SP2 MAP -错误:包:679 -不能遵守设计约束(BLKNM=)
)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
数据手册-耐辐射器件:制造工艺和功耗
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ISpartanII包文件-X2S15 TQ144包缺少NC引脚,导致不完整的.PAD文件。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
61I基础IS/WebPACK——我如何在基础ISE中实现外部网表?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I基础ISE总线引脚在核心符号上不会出现这样的结果;PIN不匹配警告结果。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i ViTeX包文件-XV150 FG45 6丢失VCC引脚J7导致不完整的.PAD文件
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i XC400 0xLA包文件- XC4085 XLA BG352包有坏引脚输出。
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
3.1i VIETEX映射错误:“包:679 -不能遵守设计约束……”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i ViTeX-MAP-“FATALLUBECTION:MAPHELPES: MHCCONSTIMP.C:162.1.7.24.2- DealSaveType()没有……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ViTEX-MAP/RAM和SRL16E封装在锁存器中,导致时钟颠倒。
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
239
240
241
242
243
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则