首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
V2.1I COREGEN:核心名称在XCO和批处理文件中是区分大小写的。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1IMAP -“FATALOLIGROUP:BASUT:BasutcNeX.C:410:1.8;实用工具:UtilCname .IMP.C:400∶1.1.2.2:超过最大名称长度。”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5 I/2.1i:时序分析器:每个定时约束所报告的路径数是有限的,4096。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
M1映射警告:X4KMA:423:信号驱动关闭FMAP。集XILLMAPUPENION-FMAP集
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i设计管理器-选择“浏览”对话框挂起应用程序,流程引擎挂起
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTEX-我如何使用IOB中的寄存器/触发器?
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
1.5 i SP2 VIETEX-MAP- FATALOLUTION:XVKCM:XVKCMQual.C:47:1.111.-不匹配的基元数…
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F1.5 IS2-宏.EXE异常:访问违例(0xC000 000),地址0x75 B315AF
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
如果ViTeX设计中的所有IOBs都被锁定,则1.5 i SP2 VIETEX PAR PAR会导致无效页错误。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
1.5 i VIETEX映射-错误:XVKDR:41 -块检查:不正确的DLL反馈回路。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
M15I/2.1I:如何利用VIETEX二次全局时钟路由
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i FPGA编辑器- FPGA编辑器在保存设计为宏时添加不正确的文件扩展名
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
SyopSysFPGA编译器:写出XNF中的绝对时序约束(BASNU:179)
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
M15/M1.5 i器件下载/Lab安装:硬件调试器:错误:序号6453不能位于库MFC42.DLL中
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
V2.1i,V1.5,V1.4科雷根:如何获得核心生成器的最新IP(核)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
V2.1I CCOREGEN:现有/已知项目列表并不总是出现在CCORGEN GUI已知项目列表下拉列表中
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V2.1i CCOREGEN:核心发电机系统(TM)2.1i发布中的新内容
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
1.5 I:9500 XL:HITOP:BUFT和时钟极性反转
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
1.5 i CPLD 9500 xL:适合于1.5 i服务包2的配套支持更新
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
CPLD XC9500系列-什么样的CPLD器件支持在1.5 I Service PACK 2?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i——如何让FPGA编辑器像EPIC(放大/缩小)一样工作?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
5.1i定时命令“LCA2xNF-S”不再可用。我应该用什么呢?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Xabel:找不到文件X.BL0;BLIF2EQN只能用4个或更少的功能块(层次结构)语句来翻译项目
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1I:TrCE-当使用不同的TrCE选项时,逻辑级别的报告数有所不同
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
FPGAExpress:在联想元件(VSS-806)中预期的信号或端口名称
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
81I平面布置图- DRC检查未验证IGBFG放置
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
VITEX文档-如果使用的I/O标准不需要VREF,可以使用VREF引脚作为用户I/O吗?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
PROMS – XC1700(XC17V00)和XC1800(XC18V00)器件的迁移指南
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i基础——当我在基础图式编辑器中更改配色方案时,我的设计中没有保留更改。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
V2.1CRIEGEN:COREGEN窗口可能不刷新或可能简单地挂在Windows NT上如果长时间运行(RLE)
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
289
290
291
292
293
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则