首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 410
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
M1映射错误:X4KMA:7 – CY4符号“$BLAH”没有信号连接到CIN
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
1.5 IS2 HPROPE-69588XLProgram支持和JEDEC文件创建支持
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
1.5 I/2.1I:TrCE:华生医生例外访问违规(0xC000 00)地址0x10XXXXX
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
F1.5 ISP2:9500 XL设计与FDCE,FDPE,或其他CE元件需要这个新的JEDEC文件创建更新。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
2.1I COREGEN:当您点击COREGEN的Web链接时,将启动一个新的Netscape会话。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i科雷根:从科雷根推出的Netscape没有指向正确的页面
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i核心生成器,MTI,VHDL——需要什么样的MTI命令来分析/编译核心生成器VHDL模型?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
81i NGDBug -“错误:NGDBug:462输入Pad NET”驱动多个缓冲器
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
ViTEX/-E/-II/II II Pro/E 4SpartanII/-III/- 3 XPower——什么是Web功率工具(估计器),我在哪里可以找到如何使用它们的信息?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
1.5 i SP1-错误:XVKAP:已经将53个RLoc约束应用于切片的子集
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
基础F15i服务包2 -我如何添加新的CPLD / FPGA器件的基础部分选择器?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
F1.5 i安装:未安装的器件在FieleT.txt中用于基本包安装
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i核心生成器——当第一次调用时,核心生成器会花非常长的时间来打开。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i核心生成器、MTI、Verilog—MTI在分析核心生成器Verilog行为模型时报告“XXXX已经存在”编译错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1I COREGEN:入门对话框并不总是打开正确的“最后一个项目”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1i COREGEN:如果在模块开始详细化之前弹出文件对话框,则忙光标消失。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i COREGEN:仅可访问本地用户的项目可以显示在全局已知项目列表中。(RE)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础-档案实用工具不包括附属库的基础文件
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
FPGAExpress:Verilog关键字“三”导致Express崩溃(无法在Synopsys项目中创建芯片)(在470中止)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogICORPCI-某些时间规格包含TrCE报告中的“零项分析”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i CPLDfitter:9500的全局偏移被忽略
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VITEX-CKDLL:如何在预综合功能仿真中仿真CKDVVLILL。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i LogiBuxx,Windows -我不能在独立的命令行模式下在Windows 95/98上启动LogiBLUX GUI
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
JTAGPGMR 1.5 X:使用LPT1和LPT2之外的并行端口
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
基础4.2i -“LM错误- 97:数据缓冲太小”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
合并后的I I MAP总线错误(内核转储)…
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
3.1i COREGEN -一些IP定制GUI可能不适合PC屏幕设置为800×600分辨率。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
F1.5 IS1仿真:错误打开文件
CMD在项目管理器的控制台
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
基础原理F1.5 IS1-当你进入HDL宏时重置综合选项
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGAExpress3.1:意外错误,访问违规(0xC000 00),Watson博士
xilinx_wiki
7年前发布
16
0
0
上一页
1
…
291
292
293
294
295
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
410
阅读
24.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则