首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
EPIC:我如何改变LUT方程?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F1.5 IS2:XC957 2XL CS48缺少前端工具的部分选择器
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
HQ240封装HQ 160/HQ304/HQ240热沉尺寸
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
V2.1i COREGEN,HP – Null PoExtExchange在错误对话框弹出后仅在HP上抛出
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i功能逻辑仿真器——一个扁平化EDN文件的门级仿真导致“警告9199:未知组件U1,SysNoMy”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
VIETEX -在包装图中VREF(R)和Vref(R)有什么区别?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
ViTeX:我在哪里可以找到ViTEX IO的I-V曲线?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
5.1i时序分析器/TrCE(跟踪)-数据表报告与冗长路径报告不一致
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
基础图:当从当前表创建网表时,宏不更新
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
在使用ABEL时,fitter报告中的方程不具有.PIN或.FB扩展。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 i VIETEX PAR砂纸碰撞设计与路由硬(.NMC)宏。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
文档:产品前缀定义(AL,AM,DO,DS,UO,美国等)
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
FPGAExpress:如何在HDL代码中实例化I/O焊盘
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1I COREGEN:如何安装新的核心生成器IP更新/新安装的核心不可见
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1i核心生成器-核心生成器在指定有效项目之前不显示已安装的内核
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
基础F1.5 I.升级基础Express许可证为3.1
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
A/F1.5 IS2 SP2安装:错误-无法创建文件
. 文本文件占线
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.5 ISP2-XC400 0XV网络延迟在新的速度文件中被改变。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1i COREGEN:COREGEN Project DROP下拉菜单如果您单击它之外,似乎不会被删除
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
1.5 I 3K MAP映射忽略了未绑定的PAD类型,并创建了绑定IOBs,这可能导致过映射和BITGEN错误。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1i,V1.5 COREGEN,数据表:CLB计数对于一个16位宽可加载注册加法器是不正确的
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1i:上升和下降约束分组不过滤非FF元件
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1映射错误:X4KMA:7 – CY4符号“$BLAH”没有信号连接到CIN
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
1.5 IS2 HPROPE-69588XLProgram支持和JEDEC文件创建支持
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
1.5 I/2.1I:TrCE:华生医生例外访问违规(0xC000 00)地址0x10XXXXX
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F1.5 ISP2:9500 XL设计与FDCE,FDPE,或其他CE元件需要这个新的JEDEC文件创建更新。
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
2.1I COREGEN:当您点击COREGEN的Web链接时,将启动一个新的Netscape会话。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i科雷根:从科雷根推出的Netscape没有指向正确的页面
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
4.1i核心生成器,MTI,VHDL——需要什么样的MTI命令来分析/编译核心生成器VHDL模型?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
81i NGDBug -“错误:NGDBug:462输入Pad NET”驱动多个缓冲器
xilinx_wiki
6年前发布
7
0
0
上一页
1
…
290
291
292
293
294
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则