首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 479
关注 143
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
CPLD:Xilinx CPLD器件的输入有滞后现象吗?
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
F1.4,F1.5:基础复制工程中UCF约束被忽略
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
FPGAExpress:我能把HDL文本编辑器改为默认SyoPyScript编辑器以外的编辑器吗?
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
4.2i基础-错误:“无法初始化自动化-找不到…SyopSype注册表”(“…报告不可用”)。
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
导师(转换设计)——延迟设计后,设计是空的
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
基础/ FSM编辑器-我如何指定一个条件,包括所有可能的条件还没有被覆盖?
xilinx_wiki
8年前发布
2
0
0
xilinx_wiki
基础F1.5:SC在保存符号时在模块SC.Lab溴地DLL中引起GPF
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
F1.4,XVHDL:将功率模式分配给VHDL的输出信号
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
A1.5/F1.5——MAP中的致命错误,XVKMA:XVKMAPER。C:955:1.77不能满足LOC/RLOC约束。
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
A1.5/F1.5映射-映射分割断层在X1Y5.5.19。运行在X1Y4.12P好。
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
3.1I平面设计师-设计管理器和ALDEC基础用户的总体设计流程
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
FPGAExpress-HDL 178警告:在敏感列表中不支持总线切片
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
基础Express:在综合过程中警告:L0/C0另一个进程已经启动。取消操作。
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
4.1i UNISIM -使用VHDL ROC(复位配置)组件
xilinx_wiki
8年前发布
9
0
0
xilinx_wiki
4.1i UNIMSI-将基于Init属性的VHDL/Verilog的FD模型添加到RTL仿真中?
xilinx_wiki
8年前发布
15
0
0
xilinx_wiki
A1.5/F1.5 VyTeX映射报告输出未连接,但未修整逻辑:警告:XVKDR -块检查
xilinx_wiki
8年前发布
19
0
0
xilinx_wiki
图1.4:错误:BASTE:263 – LOC约束“P21”(IOB位置)无效。
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
LogICORDA FIR滤波器V.3-如何对单级联模式SDA FIR滤波器进行脉冲响应仿真?
1
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
如何使用触发器改变触发器的初始化状态?
xilinx_wiki
8年前发布
13
0
0
xilinx_wiki
包装——BG、FG、CS和FF封装中焊料球的合金成分是什么?
xilinx_wiki
8年前发布
60
0
0
xilinx_wiki
A1.5,XSI,ViTeX:错误:映射需要一个NOR,或AND和AND门(两个输入)。
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
A1.5/F1.5 PAR – FATALL错误:BASND:BasdUntus.C:132.1.7-内部错误-信号有一个循环
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
在设计中,在设计中,将一个CPLDFIT输出变成双向(I/O)。
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
XsiILIBS A1.5:更新的ViTeX库适用于SyopSyes/FPGA设计编译器
xilinx_wiki
8年前发布
71
0
0
xilinx_wiki
4.2i基础原理编辑器——有可能将图表剪切并粘贴到其他应用程序中吗?
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
M1.5发布文档错误:CAE库CD不能安装在PC上
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
M1/2.1I:约束编辑器:BASTE:LOC约束的262坏格式
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
A5/F1.5 5200 PAR -当使用F5UMUX时放置TBUFS的问题。
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
如何改变XC400 0XLA、XC400 0XV、SPARTANXL和VIETEX输出驱动电流
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
FPGAExpress:VuniStdLogLogic向量仅将整数转换为符号值(HDL—1)
xilinx_wiki
8年前发布
7
0
0
上一页
1
…
306
307
308
309
310
…
368
下一页
跳转
143人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
479
阅读
33.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则