Xilinx-AMD FPGA 开发调试分享
Xilinx-AMD-ChipDebug

Xilinx-AMD

帖子 1.1W+互动 377关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
Xilinx-AMD-ChipDebug
该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请登录后查看

登录后继续查看

评分
1分享
评分
1分享
该帖子内容已隐藏,请评论后查看

登录后继续评论

该帖子内容已隐藏,请评论后查看

登录后继续评论

评分
7分享
评分
1分享
该帖子内容已隐藏,请登录后查看

登录后继续查看

该帖子内容已隐藏,请评论后查看

登录后继续评论

评分
1分享
该帖子内容已隐藏,请登录后查看

登录后继续查看

评分
3分享
评分
1分享
该帖子内容已隐藏,请登录后查看

登录后继续查看

评分
1分享
该帖子内容已隐藏,请登录后查看

登录后继续查看

评分
1分享
评分
1分享
该帖子内容已隐藏,请评论后查看

登录后继续评论

评分
1分享
该帖子内容已隐藏,请登录后查看

登录后继续查看

评分
1分享
评分
1分享
评分
1分享

PLL的输入和输出可以抽象为是一个比例关系,例如你就填2M输入,8M输出,实际上你输入1-4M,那么输出就会在4~16M内变动。不过我没试过,不确定1-4M这么低的频率PLL能不能锁定,另外,锁定时间未知。

评分
4分享