首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 429
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Virtex-5/6,Spartan-6 – 如果引脚悬空,HSWAPEN的状态是什么?
xilinx_wiki
7年前发布
94
0
0
xilinx_wiki
13.1约束 – TPTHRU约束未应用于所有路径,如何解决该问题?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
13.1 PlanAhead – 时序报告显示以ms为单位的失败路径而不是ns
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
13.1 EDK,MicroBlaze – 如何配置FSL自定义IP以使用异步时钟?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
用于PCI Express的7系列集成块封装器v1.1 – 针对Virtex-7 -1速度等级时,x8 gen2内核发生元件切换限制错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
HDCP 1.x – Vivado 2015.1工具及更高版本的发行说明和已知问题
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
MIG Spartan-6 MCB – 调试校准输入端接
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Aurora 8b / 10b – Spartan-6 GTP线路费率延长
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
Aurora 64b / 66b – 复位取消断言后的软错误
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
ML507 – Wind River VxWorks 6.8 BSP的Virtex-5 FXT参考设计
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Virtex-6 GTH发射机相位内插器
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
PlanAhead – 如何在项目中查找创建的pblock?
1
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Virtex-6系统监视器 – 如果系统监视器的AVSS未连接到GND,会发生什么?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
13.3 PlanAhead – “警告:ConstraintSystem:56; …”无效的组件集使整个约束无效
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
MIG 7系列RLDRAMII – x18接口可以放在一个库中吗?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogiCORE FIR编译器v6.2 – FIR编译器的补丁更新
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
PlanAhead – 如何交换展示位置?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
13.1时序分析 – 为什么逻辑路由比大于50%
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
LogiCORE FIR编译器v6.2 – 为什么我的多通道FIR的事件接口上会出现错误,即使数据正确对齐?
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
Virtex-6 GTH收发器 – 手动触发GTHRESET后发射器挂起
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
Logicore SRIO v5.6 – 用户可以设置自己的供应商ID吗?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
13.1 Virtex-7 MAP – 由于堆栈大小限制导致MAP崩溃的情况
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
131. Virtex-7 MAP – 利用率摘要的总站点数不正确。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
DSP Reed Solomon编码器/解码器 – 为什么我看到MATLAB编码器和RS编码器/解码器IP之间存在差异?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
Spartan-6 – SATA-2(3 Gb / s)GTP设置,实现最佳性能
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
13.2 EDK,BSB – “错误:EDK – 未找到PARAMETER C_BASEADDR指定的BUS_INTERFACE S_AXI”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
13.2 PlanAhead – 关于IDELAYCTRL的DRC错误
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
13.x – Virtex-6 GTH和Kintex-7 GTX – IBERT GUI无法启动
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
12.2 FPGA编辑器:自动布线速度较慢,自动选择网络也不起作用
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
安装 – Xilinx ISE Design Suite工具的批量卸载
xilinx_wiki
7年前发布
42
0
0
上一页
1
…
47
48
49
50
51
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
429
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则