首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogiCORE IP RXAUI v2.1,7系列收发器包装 – ISE 13.2软件中的GTX端口名称更改
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
13.2 Bitgen – 错误发生“错误:Bitgen:342 – 此设计包含未限制(LOC)到特定位置或具有未定义I / O标准(IOSTANDARD)的引脚”
xilinx_wiki
6年前发布
33
0
0
xilinx_wiki
12.4 Planahead – “EXCEPTION:Xdm:ModelImp.c:853:$ Id:…”中的综合结果
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
PlanAhead – 我无法从report_timing中找到异步触发器的恢复或删除数据
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
13.2 PlanAhead – PlanAhead未在综合PRJ文件中正确排序源文件
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
13.1 PlanAhead – 设置具有非常大值的循环计数显示意外结果
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
PlanAhead – 是否支持Tcl“clear”命令?
1
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
13.2 PlanAhead – PlanAhead读取已从EDIF项目中删除的文件
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
PlanAhead – “更多颜色”选项不能在Linux 64位上使用
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
SRIO v5.5 – SWRITE事务不起作用,链接伙伴收到意外的数据包长度
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
13.2 PlanAhead – DRC错误:端口属性不一致(PORTPROP)
xilinx_wiki
6年前发布
63
0
0
xilinx_wiki
13.1 Planahead – 使用-copy_sources在Tcl中运行综合不会复制包含的文件导致综合失败
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
Spartan-6 GTP:时钟转发提示
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
13.1 PlanAhead – 使用“全局包含”文件进行设计无法使用“自动顶部”功能进行正确编译
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
ByteTools EJ1 – EJ1以太网到JTAG电缆的产品和支持信息
6
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
LogiCORE FIR编译器v6.1 – 为什么在使用多通道时输出移位通道,插入2,奇数个对称系数,过采样率为3,并选择Block RAM用于存储器FIR编译器实现?
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
13.2 PlanAhead – 定义新策略时不保存综合“更多选项”值
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
13.1 EDK – 当C_DCACHE_ALWAYS_USED设置为1时,必须调用microblaze_enable_dcache()吗?
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
如何为PlanAhead运行Tcl脚本?
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
PlanAhead – 使用导入源不会将CORE Generator IP(xco文件)添加到PlanAhead项目
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
LogiCORE FIR编译器v5.0 – 断言时为什么RDY信号保持高电平?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
Planahead – 如何在没有任何限制的情况下运行我的设计来评估我的表现?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
Virtex-7,Kintex-7,13.2,13.3 – GTX IBERT-“错误:Bitgen:342”在GTX IBERT核心的比特流生成期间发生
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
Kintex-7 – 是否可以将VCCAUX_IO设置为2V,但以低于最大值的数据速率运行I / O?
xilinx_wiki
6年前发布
43
0
0
xilinx_wiki
MIG 3.7 Spartan-6 MCB – 由于约束文件中的TIG不正确导致NGDBUILD失败
1
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
Spartan-6 – IODELAY2 BUSY断言/解除断言需要多长时间?
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
MIG 3.8 Spartan-6 MCB – 具有挂起模式支持的自刷新需要在Infrastructure.v模块中使用BUFGCE
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Aurora 64b / 66b – 13.2 ISE软件中的BitGen错误
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
Aurora 64B / 66B v6.1 – ISE Design Suite 13.2的发行说明和已知问题
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
MIG 7系列v1.2 – 由于时序模型错误导致PHY硬块上的组件切换限制错误
xilinx_wiki
6年前发布
70
0
0
上一页
1
…
49
50
51
52
53
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则