首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
许可 – ISE Design Suite工具(CORE Generator除外)寻找许可证的搜索顺序和位置是什么?
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
许可 – xlicmgr(用于CORE Generator和IP Core许可)在查找许可证时使用了哪些搜索顺序和位置?
xilinx_wiki
6年前发布
49
0
0
xilinx_wiki
LogiCORE IP视频缩放器v4.0 – aperture_start_pixel和aperture_end_pixel的有效值是多少?
xilinx_wiki
6年前发布
45
0
0
xilinx_wiki
用于PCI Express主应答记录的7系列集成块封装器的设计咨询
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
10.1i COMPXLIB – 找不到vsim.exe,无法在Xilinx仿真库编译向导中选择ModelSim仿真器单选按钮
xilinx_wiki
6年前发布
38
0
0
xilinx_wiki
13.2系统监视器向导 – 不支持Virtex-6Q低功耗器件
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
13.2 SelectIO向导 – 不支持Virtex-6Q低功耗器件
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
13.2时钟向导 – 不支持Virtex-6Q低功耗器件
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
7系列配置 – 启用后备时,器件状态寄存器在配置尝试失败后始终清除
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
Aurora 8B / 10B – 已知问题和答案记录列表
xilinx_wiki
6年前发布
50
0
0
xilinx_wiki
Aurora 64B / 66B – 已知问题和答案记录列表
xilinx_wiki
6年前发布
82
0
0
xilinx_wiki
Aurora 8B / 10B v5.2 – ISE Design Suite 12.2的发行说明和已知问题
xilinx_wiki
6年前发布
41
0
0
xilinx_wiki
Aurora 8B / 10B v6.2 – ISE Design Suite 13.1的发行说明和已知问题
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
MAP – 警告:MapLib:41 – TNM组的所有成员都已经过优化设计
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
13.1 PlanAhead – 是否可以在PlanAhead工具中创建RPM?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
PlanAhead – 在PlanAhead中从设计中删除ChipScope块和网的最佳方法是什么?
xilinx_wiki
6年前发布
32
0
0
xilinx_wiki
FIFO Generator v8.2:Coregen GUI中的独立时钟内置FIFO写和读时钟频率设置
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
13.3 PlanAhead – 发生磁盘写入故障
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
LogiCORE CPRI v4.1 – 如何加速仿真两个CPRI内核之间的线速协商?
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
Aurora 64B / 66B v4.2 – ISE Design Suite 13.1的发行说明和已知问题
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
用于LogiCORE CPRI的7系列集成包装 – ISE Design Suite 13.2中GTXE2_Common Wrapper的端口更改
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
适用于Logicore OBSAI的7系列集成包装器 – 将在ISE 13.2中发布的GTXE2_Common包装器中的端口更改
xilinx_wiki
6年前发布
36
0
0
xilinx_wiki
当DIVIDE = 1时,Spartan-6 – BUFPLL LOCK信号不会置位
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
12.1 EDK – “EDK:2159 – Point-2点接口连接器’hard_ethernet_mac_llink0’必须只有2个连接点”
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
13.2 PlanAhead – Tcl命令“help exec”导致意外错误
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
13.2 PlanAhead – 错误:[Common-70]应用程序例外:K7和V7部件尚不支持SSN分析
1
xilinx_wiki
6年前发布
23
0
0
xilinx_wiki
13.2 PlanAhead – INFO:[Coregen-103]以下IP NCF文件已自动添加到约束文件集
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
7系列GTX收发器 – TX和RX延迟值
3
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
13.1 PlanAhead – 我无法编辑PlanAhead工具内的大文本文件
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
LogiCORE IP XAUI v10.1,7系列收发器包装 – ISE 13.2 / 13.3软件中的GTX端口名称更改
xilinx_wiki
6年前发布
7
0
0
上一页
1
…
48
49
50
51
52
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则