首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 429
关注 123
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
13.3 Kintex-7 / Virtex-7 – ChipScope IBERT – 使用KC705或VC707板配置设置文件导致实现错误
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
13.2 – SDK Board支持包设置向导不显示AXI4-Stream IPcore
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
用于LogiCORE CPRI的7系列集成包装 – v4.1-是否应启用收发器发送和接收弹性缓冲器?
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
13.3 – Bitgen – 7系列 – DonePipe选项现在默认启用
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
13.2及更早版本,Virtex-6 GTX IBERT – PreEmphasis和PostEmphasis值与GTX用户指南不匹配
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
ChipScope ILA不会在Linux中生成
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
13.2 PlanAhead – 启动PlanAhead工具中止“在抛出’stlp_std :: runtime_error”实例后调用终止…”
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
AutoESL – “AutoESL Synthesis”期间发生内部错误.orgg.sax.SAXParseException:文件过早结束“
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
MIG Spartan-6 LPDDR / DDR / DDR2 / DDR3 – 读/写计数(px_rd_count / px_wr_count)有时会异常跳转
xilinx_wiki
7年前发布
29
0
0
xilinx_wiki
13.2 ChipScope插入器 – 无法接受超过8192的数据深度
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.2 – 在进入致命错误状态之前未发送链接请求(LREQ)
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.2 – 断言link_reset不会重置核心
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.2 – 不支持软件辅助错误恢复
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Kintex-7 XADC – 有多少辅助仿真输入?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
13.3 PlanAhead – [ALGAI 0]为属性’REFCLK_FREQUENCY’指定的值’226.000000’不正确
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
Zynq-7000,Boot – NAND Boot Width限制为8位
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
许可 – FLEXlm错误-39:用户/主机不在INCLUDE功能列表中
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
MIG 7系列v1.3 RLDRAM II – MAP参数和UCF约束生成错误导致实施失败
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
MIG 7系列v1.3 DDR3 / QDRII + / RLDRAM II – 无法进行过去的库选择或系统引脚选择页面
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
MIG 7系列v1.3 DDR3 / QDRII + / RLDRAM II – 系统时钟周期计算中的截断问题
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
PlanAhead – 将I / O端口数据从CORE Generator传递到PlanAhead
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
14.4 – EDK -XPS – 如何在EDK系统中使用CORE Generator创建时钟?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
13.x 7系列 – 错误:位置:1415 – 是否可以通过IBUFDS_GTE2在不同的时钟区域驱动MMCM?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
Kintex-7 – 当Vin电平超过数据表建议的工作条件时,差分对之间可能存在小泄漏路径
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
LogiCORE IP XAUI v10.1,Kintex-7 / Virtex-7 – 必须先断言GTRXRESET引脚,直到PLL锁定为止
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
LogiCORE IP RXAUI v2.1,Kintex-7 / Virtex-7 – GTRXRESET引脚必须断言,直到PLL锁定
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
PlanAhead,7系列 – SSN分析中的保证金是什么意思?
1
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
LogiCORE IP JESD204 – 发行说明和已知问题
xilinx_wiki
7年前发布
61
0
0
xilinx_wiki
用于LogiCORE IP OBSAI v5.1的7系列集成包装器 – 是否应启用收发器发送和接收弹性缓冲器?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Xilinx文档导航器 – 主Lattice视图中的文档信息或状态与打开文档时看到的不同
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
57
58
59
60
61
…
368
下一页
跳转
123人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
429
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则