首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 440
关注 129
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
AXI VDMA – 这个核心在几个数据包之后锁定,我该怎么做才能调试这个?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
13.2 EDK,AXI_HWICAP – 从AXI HWICAP读取数据在仿真期间过早发生一个时钟周期
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
13.2 EDK,AXI_HWICAP – 中止状态未被捕获并正确存储
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
7系列GTX / GTH / GTP收发器 – RX OOB使用模式
xilinx_wiki
5个月前回复
93
3
0
xilinx_wiki
FIFO Generator v8.3 – ISE Design Suite 13.3的发行说明和已知问题
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
Aurora 8B / 10B v7.1 – ISE Design Suite 13.3的发行说明和已知问题(AXI4-stream)
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
PlanAhead – 错误:[Common-53]用户例外:没有打开项目
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.2 – ISE Design Suite 13.3的发行说明和已知问题
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
13.2 PlanAhead – PlanAhead工具不归档ChipScope核心
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Virtex-5,GTP / GTX IBERT CORE Generator – PREEMPHASIS的IBERT扫描测试不起作用
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
用于PCI Express的7系列集成模块 – VHDL仿真导致“故障:Rx仿真超时”
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
13.3,Virtex-7,GTX IBERT – 使用基于Quad的协议选择时,必须连接GTX_QUAD的通道3,否则异步操作将失败
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
LogiCORE IP JESD204 v1.1 – 如何在示例设计中更改CPLLLOCKDETCLK以使自由运行的独立时钟作为输入?
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
许可 – 如何验证我的许可证服务器是使用Solaris 32位还是64位?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
用于PCI Express的7系列集成模块 – 信号cfg_pm_halt_l1,cfg_pm_force_state [1:0]似乎意味着支持APSM L1
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
13.3,Virtex-6,ML605 GTX IBERT – “ml605 bank113fmchpc”电路板配置设置错误地设置refclk
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
13.3 Kintex-7,IBERT GTX – QPLLREFCLKSEL始终选择REFCLK0
xilinx_wiki
7年前发布
29
0
0
xilinx_wiki
13.3,Kintex-7 GTX IBERT – QPLL锁定状态未定期更新,可能导致错误读取
xilinx_wiki
7年前发布
46
0
0
xilinx_wiki
PlanAhead – 如何在启动时禁用自动更新检查?
1
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
13.2 IBERT – 当我从CORE Generator为xc7k355t生成IBERT时出现“错误:coreutil – 错误:sim:824 ……”
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
13.3,Virtex-6,GTX IBERT – 取消选中“Generate Bitstream”选项会导致内核生成失败
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Virtex-5 GTP – 1Gbps线速在针对Virtex-5 LX20T器件时不起作用
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
用于PCI Express的7系列集成模块 – 是否支持Synplify综合?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
用于PCI Express的7系列集成模块 – VHDL流程不为MGT包装文件生成VHDL
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
MIG 7系列 – 如何使用DIFF_TERM_SYSCLK和DIFF_TERM_REFCLK参数
xilinx_wiki
7年前发布
30
0
0
xilinx_wiki
13.3 EDK,AXI_XADC – 在同步采样模式下,通道VCCAUX9(通道25)和VCCAUX15(通道31)的ADC B转换返回“0”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
Spartan-6 PLL – 内部模式下的时钟相位
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Zynq-7000 EMIO状态
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
AutoESL – 包括来自AutoESL库的整数或定点头文件会导致Visual C ++发出警告
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Spartan-6 FPGA解决方案中心
xilinx_wiki
7年前发布
17
0
0
上一页
1
…
59
60
61
62
63
…
368
下一页
跳转
129人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
440
阅读
25.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则