首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Xilinx MIG 7系列解决方案中心 – 设计助手 – 使用NCSIM仿真MIG DDR3示例设计
2
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
Vivado HLS – 在哪里可以找到为Visual Studio编写HLS代码的独立库?
xilinx_wiki
6年前发布
37
0
0
xilinx_wiki
针对Kintex-7和Virtex-7 FPGA GTX生产芯片CDR属性更新的设计咨询
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
14.2 PlanAhead – BankI / O Bank中专用的bankType不支持DIFF_HSTL_II_DCI_18 I / O标准:4(专用)
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 设计助手 – PHY概述
1
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
Zynq-7000 SoC,引导IOP – SDIO引导模式以低频率和1位数据宽度运行
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 生成的RTL参数,UCF约束和信号描述
xilinx_wiki
6年前发布
48
0
0
xilinx_wiki
Zynq-7000 Debug – 使用Green Hills Probe进行实时调试
xilinx_wiki
6年前发布
28
0
0
xilinx_wiki
14.2 EDK / Zynq – 在PL上添加CIP pcore并使用开箱即用的软件驱动程序代码,将源缓冲区和目标缓冲区设置为ddr时不起作用
xilinx_wiki
6年前发布
29
0
0
xilinx_wiki
Zynq-7000示例设计 – 修改14.2 FSBL以加载多个可执行分区
xilinx_wiki
6年前发布
34
0
0
xilinx_wiki
Serial RapidIO v5.6 – 错误:ConstraintSystem:59 – 约束[xiltest_srio_v5_6_top.ucf(94)]:NET“phy_4x_ser_clk / UCLK_DV4”
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
LogiCORE IP DisplayPort v3.2 – GTP双字节模式接口的时钟结构
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
EDK MicroBlaze:存储半字反向MicroBlaze指令的解释
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Xilinx 7系列FPGA解决方案中心 – 主要问题
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
Zynq-7000,DDRC – 什么是Zynq处理系统DDR数据表参数?
xilinx_wiki
6年前发布
23
0
0
xilinx_wiki
MIG 7系列 – VHID设计已删除Vivado Simulator脚本
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Spartan-3AN – 锁定扇区不涉及扇区擦除
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 在DQS IOBUFDS原语的n侧错误地报告DQS_BIAS为“OFF”
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
Zynq-7000 SoC – 文档
xilinx_wiki
6年前发布
21
0
0
xilinx_wiki
Zynq-7000 SoC,Boot Sys – INIT_B引脚不表示引导错误状态
xilinx_wiki
6年前发布
59
0
0
xilinx_wiki
在POR引导期间断言的Zynq-7000 SoC,引导系统 – PS_SRST_B不会导致安全锁定
xilinx_wiki
6年前发布
25
0
0
xilinx_wiki
Zynq-7000 SoC,引导IOP – 四路SPI MIO引脚8在引导期间无意中启用
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC,SPI / Quad-SPI – 四SPI寄存器LPBK_DLY_ADJ必须手动设置为0
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
Zynq-7000 SoC,引导IOP – SDIO引导模式测试MIO引脚0上的卡检测
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
Zynq-7000 SoC,安全性 – BootROM切换期间的寄存器初始化在非法地址上不会出错
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Zynq-7000 SoC,GigE – 以太网TxDMA可能会挂起
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Zynq-7000 SoC,SDIO – 控制器CMD17可能无法完成
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC,DDR – 读取门训练值在Slice 3中不可靠
xilinx_wiki
6年前发布
40
0
0
xilinx_wiki
Zynq-7000 SoC,调试 – 系统调试重置不起作用
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Zynq-7000 SoC,引导IOP – SD卡控制器不会等待74个时钟周期来发出CMD0
xilinx_wiki
6年前发布
42
0
0
上一页
1
…
86
87
88
89
90
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则