Altera-Intel FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Altera-Intel-ChipDebug

Altera-Intel

帖子 1.7W+互动 473关注 64

Altera公司（NASDAQ：ALTR），中文名：阿尔特拉。Altera的主要产品为FPGA（分属Stratix、Arria和Cyclone Agilex四大系列）、MAX CPLD复杂可编程逻辑设备（MAX系列）[3]和ASIC（HardCopy系列）。公司还推出了名为Quartus II的电子设计自动化工具软件。 2015年12月28日，英特尔完成收购Altera。

Altera-Intel-ChipDebug

超级版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布216次阅读

LogiCORE IP 3GPP混合模式Turbo解码器 – 适用于Vivado 2013.1和更新工具版本的发行说明和已知问题

描述此答复记录包含LogiCORE IP 3GPP混合模式Turbo解码器核心的发行说明和已知问题，包括以下内容：一般信息已知和已解决的问题修订记录本发行说明和已知问题答复记录适用于Vivado 2013.1和更新工具版本中生成的核心。有关过去的已知问题日志和ISE支持信息...

评分

等级-LV4-ChipDebug

6年前发布214次阅读

quartus 19.1 下载直链

进接用迅雷或者IDM或者FDM来下载，很快的，可以满速，不需要百度盘
quartus 19.1 Lite下载地址：
http://download.altera.com/akdlm/software/acdsinst/19.1std/670/ib_installers/QuartusLiteSetup-19.1.0.670-windows.exe
quartus 19.1 cyclone IV 器件库的...

评分

等级-LV1-ChipDebug

8年前发布203次阅读

ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布199次阅读

Zynq-7000 Debug – 如何使用Lauterbach T32调试Linux内核？

描述如何使用Lauterbach T32调试Linux内核3.3？解使用Lauterbach T32调试Linux内核3.3需要以下内容。从Lauterbach开始，Linux Awareness包应该出现在demo / arm / kernel / linux下的TRACE32安装目录中。从git.xilinx.com开始，使用以下“调试”选项编译的...

评分

等级-LV1-ChipDebug

8年前发布197次阅读

错误（15065）：PLL“lvds_tx_pll”的时钟输入端口inclk [0]必须由非反相输入引脚或其他PLL驱动，可选择通过时钟控制模块

在外部PLL模式实现MAX®10软TX LVDS IP时，使用Quartus®II软件14.1版及更高版本您可能会看到这个错误。 RTL源文件中缺少tx_inclock。解决/修复方法要解决此问题，请将Altera Soft LVDS TX IP更改为内部PLL模式，或启用MAX 10 Soft TX LVDS MegaWizard™插...

评分

等级-LV1-ChipDebug

7年前发布197次阅读

接收触发后使用fpga对高速ADC输出数据采集并上传上位机

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布195次阅读

你说FPGA工程师苦不苦，这个点还在给客户调板子^_^

你说FPGA工程师苦不苦，这个点还在给客户调板子^_^-ChipDebug

1

等级-LV1-ChipDebug

8年前发布194次阅读

如何从Windows计算机中删除Altera JTAG Server服务？

该帖子内容已隐藏，请登录后查看

登录后继续查看

1

等级-LV2-ChipDebug

4年前更新194次阅读

Intel Altera 开发工具 Quartus_21.2专业版破解器

仅作学习之用，版权（是的，你没听错）归题图所有。

Intel Altera 开发工具 Quartus_21.2专业版破解器-ChipDebug

2

等级-LV1-ChipDebug

8年前发布193次阅读

为什么我无法在64位版本的Quartus II 11.1 SP2中看到我的USB-Blaster？

64位版本的Quartus®II11.1 SP2中存在一个问题，即在Windows Vista，XP或7 64位计算机上安装了USB-Blaster™驱动程序。由于这个问题，您将无法在Quartus II软件编程器中找到USB-Blaster。解决/修复方法要纠正此驱动程序安装问题，您需要为Quartus II 11.1sp...

评分

等级-LV1-ChipDebug

8年前发布192次阅读

“错误：PowerPlay Power Analyzer（quartus_pow）无法运行 – 目标系列MAX 10 FPGA不支持”

您无法在Quartus®II软件版本14.0更新2中为MAX®10器件启用PowerPlay Power Analyzer。在编译您的设计时，Quartus II软件会产生以下错误： Error: PowerPlay Power Analyzer (quartus_pow) cannot be run -- target family MAX 10 FPGA is not supported 解决...

评分

等级-LV1-ChipDebug

8年前发布191次阅读

如何在Quartus II软件中生成串行矢量文件（SVF）？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布189次阅读

致命许可证错误：无法签出许可证。（ModelSim-Altera 6.1d）

如果您具有浮动许可证并且mgcld许可证守护程序太旧，则在运行ModelSim®-Altera®软件版本6.1d时可能会看到以下错误消息： Unable to checkout a license. Make sure your license file environment variables are set correctly and then run 'lmutil lmdiag...

评分

等级-LV4-ChipDebug

7年前发布189次阅读

ALTERA FPGA 常见问题汇总(2)

1、当 channel width 为 16bits 时，光纤通信正常，但是 channel width 为 32bits时，工程师表示需要发射端先加电，要不会出错...

ALTERA FPGA 常见问题汇总(2)-ChipDebug

ALTERA FPGA 常见问题汇总(2)-ChipDebug

评分

等级-LV1-ChipDebug

8年前发布187次阅读

在Qsys中添加Nios II处理器时显示的错误消息

使用Qsys软件将Nios II处理器添加到系统时，可能会遇到以下错误消息： Error: nios2_qsys_0: "Reset vector memory" (resetSlave) out of range Error: nios2_qsys_0: "Exception vector memory" (exceptionSlave) out of range Error: nios2_qsys_0: Reset s...

评分

等级-LV1-ChipDebug

8年前发布184次阅读

Virtex-7 FPGA VC707评估套件 – VADJ注意事项

描述 VADJ在Virtex-7 FPGA VC707评估套件上支持的电压范围是多少？如何调整此电压？解 VC707 FMC bank是HP bank，这意味着它们可以支持高达1.8V的电源电压。 VC707的VADJ可以是1.2V，1.5V或1.8V。 VC707上VADJ的默认值为1.8V。如VC707评估板中针对Virtex-7 ...

评分

等级-LV1-ChipDebug

8年前发布182次阅读

DisplayPort发送器中AUX I2C DEFER回复的错误处理

DisplayPort IP内核发送器通过返回I2C DEFER错误地处理AUX I2C写回复。此问题可能导致EDID读取和AUX上的I2C隧道失败。此问题已在DisplayPort IP内核的14.1版中得到修复。

评分

等级-LV2-ChipDebug

8年前发布180次阅读

altera FPGA的配置芯片epcql256,可以用其他厂家的相同容量的spi-flash替代吗？

请教大家个问题，altera FPGA的配置芯片epcql256，工作电压1.8v，容量256Mbit。可以用其他厂家的相同容量的spi-flash替代吗？如果有提供个型号！之前用的micron的芯片，但是现在买不到货！

评分

等级-LV4-ChipDebug

4年前更新180次阅读

ALTERA FPGA 2GXB模块的使用说明

器件生成界面第一页1）2GX支持的协议及相关说明手册24页Table2-2和454页。2）subprotocol：几种回馈模式，测试用。Basic模式常选...

ALTERA FPGA 2GXB模块的使用说明-ChipDebug

ALTERA FPGA 2GXB模块的使用说明-ChipDebug

ALTERA FPGA 2GXB模块的使用说明-ChipDebug

+2

ALTERA FPGA 2GXB模块的使用说明-ChipDebug

评分

等级-LV1-ChipDebug

8年前发布179次阅读

为什么在多器件JTAG链中编程Intel MAX 10器件会出现“Error（209012）：Operation failed”？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

8年前发布175次阅读

为什么我的nios ii 在cyclone iv上，只能跑到110Mhz?

为什么我的nios ii 在cyclone iv上，只能跑到110Mhz? 下面的这个altera_reserved_tck是个什么？

为什么我的nios ii 在cyclone iv上，只能跑到110Mhz?-ChipDebug

评分

等级-LV1-ChipDebug

8年前发布175次阅读

如何为EPC的EPCQ（> = 256Mb）和EPCQ-L器件启用Micron的MT25Q支持？

正如PDN1802中所宣布的那样，EPCQ（> = 256Mb）和EPCQ-L器件正在停产。 Micron * MT25Q器件可用作替换器件，以支持英特尔®Quartus®Prime软件版本17.1及更高版本中的Active Serial配置方案。要启用MT25Q支持，请将以下变量添加到项目目录中的quartus.ini...

评分

等级-LV1-ChipDebug

8年前发布174次阅读

千兆以太网模式下的收发器PHY能否在1000BASE-X / SGMII自动协商期间补偿恢复时钟和参考时钟之间的时钟频率差异？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布170次阅读

Xilinx评估套件 – 在哪里可以找到USB UART驱动器？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

3年前更新165次阅读

使用LPM实现FIFO（wrusedw和rdusedw及其解释）

仿真的前一部分如下：
注意读和写采用的是不同的clk。以上截图主要是写的部分，两个usedw表示已经写入FIFO数的数据个数，在写入...

使用LPM实现FIFO（wrusedw和rdusedw及其解释）-ChipDebug

使用LPM实现FIFO（wrusedw和rdusedw及其解释）-ChipDebug

评分

等级-LV1-ChipDebug

8年前发布164次阅读

ALTERA FPGA使用QUARTUS 自带的FFT做傅里叶变换时，怎么使用流控制？

使用QUARTUS 自带的FFT做傅里叶变换时，怎么使用流控制，自带的核好像有个SOP EOP指示需要变换的数据流的起始和终止，但我说的流是指一直做变换，如果64点的傅里是叶变换，当有64个数据时正好产生一个变换结果，当有65个数据时最新的64个数据也会有一个变换...

评分

等级-LV1-ChipDebug

8年前发布162次阅读

Virtex-7 FPGA VC707评估套件 – 电路板调试清单

描述 VC707评估板核对表可用于调试与电路板相关的问题，并确定是否是下一步请求电路板RMA。在完成VC707板调试清单之前，请查看...

Virtex-7 FPGA VC707评估套件 - 电路板调试清单-ChipDebug

Virtex-7 FPGA VC707评估套件 - 电路板调试清单-ChipDebug

Virtex-7 FPGA VC707评估套件 - 电路板调试清单-ChipDebug

+20

Virtex-7 FPGA VC707评估套件 - 电路板调试清单-ChipDebug

评分

等级-LV1-ChipDebug

8年前发布158次阅读

Zynq-7000 SoC – 配置支持哪些器件？

描述选择与Zynq-7000器件合并的闪存器件时，请务必考虑以下后勤标准：该器件是否支持Xilinx工具？该器件是否可以与Zynq器件BootROM配合使用？该器件是否支持U-Boot和Linux等软件？此外，还有一些设计考虑因素包括：配置方法需要多少个引脚？需要多少闪...

评分

等级-LV1-ChipDebug

8年前发布157次阅读

ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO…”怎么解决？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布157次阅读

MicroBlaze – 如何读取MicroBlaze Core中的寄存器？

问题描述如何读取MicroBlaze Core中的寄存器？解决/修复方法 MSR寄存器示例 1.要读取MSR，请使用MFS（从特殊位置移动）汇编指令。在C代码中插入汇编指令，如下所示： int k; asm（“mfs％0，rmsr”：“= d”（k））; 上述指令将MSR的内容传送到“k”变量。或...

评分

上一页 1 234 5…570 下一页跳转

64人已关注

Altera-Intel-ChipDebug

Altera-Intel

Altera公司（NASDAQ：ALTR），中文名：阿尔特拉。Altera的主要产品为FPGA（分属Stratix、Arria和Cyclone Agilex四大系列）、MAX CPLD复杂可编程逻辑设备（MAX系列）[3]和ASIC（HardCopy系列）。公司还推出了名为Quartus II的电子设计自动化工具软件。 2015年12月28日，英特尔完成收购Altera。

帖子

1.7W+

互动

473

阅读

25.8W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则