Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布48次阅读

哪些格式的视频传输模式由格子？DSI-RX参考设计？RD1185支持？

DSI-RX参考设计RD1185）支持在MIPI DSI规范V1.1中定义的所有视频传输模式：具有同步脉冲的非突发模式具有同步事件的非突发模式突发模式DSI-TX参考设计（RD1184）支持两种模式：具有同步脉冲的非突发模式具有同步事件的非突发模式

评分

等级-LV1-ChipDebug

8年前发布14次阅读

如何获得晶格ECP3器件内部的织物锁相环（PLL）的带宽信息？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布53次阅读

如何在LatticeECP3中将DDR2或DDR3存储器接口端接到VTT？

LatticeECP3需要外部端接VTT，用于DDR1，DDR2和DDR3存储器接口实现。所有DQ和DQS引脚应使用外部终端电阻端接至VTT。 VTT电平是VCCIO的1/2（DDR2为0.9V，DDR3为0.75V）。。SSTL（存根系列终止逻辑）I / O信令要求在接收端并行终止VTT。。虽然DDR2存储器具有OD...

评分

等级-LV1-ChipDebug

8年前发布9次阅读

应该使用哪种开发工具/软件在ispLSI3320器件上实现设计？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布33次阅读

如何找到莱迪思器件可用的门数？

莱迪思没有任何关于器件门数的数据。只有查找表（LUT）计数可用于设备。原因是LUT可以在端设计中配置为INVERTER或4输入AND门。
实际的门利用率取决于设计实现。。因此，门数值可能会产生误导。
。我们仅提供器件的LUT计数，因为它比器件的门数更可靠。

评分

等级-LV1-ChipDebug

8年前发布29次阅读

TN1074中的焊球直径和焊球焊盘直径有什么区别，BGA封装的PCB布局建议？

焊球直径是指元件/封装球的直径，焊球的焊盘直径是指PCB焊盘的直径。

评分

等级-LV1-ChipDebug

8年前发布25次阅读

对于MaMxO2器件，如何使PLL的输出频率发生动态变化？可以通过改变寄存器来动态地控制PLL吗？在改变这些寄存器后，PLL需要复位吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布70次阅读

在IP快递的FIFOXI DC模块中使用什么预置端口？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布17次阅读

LatticeECP3器件的双双端口存储器中ResetA和ResetB端口的用途是什么？

True Dual Port Memory的ResetA和ResetB端口用于复位嵌入式块RAM（EBR）的输出寄存器。这些复位信号不会复位EBR存储器的内容。

评分

等级-LV1-ChipDebug

8年前发布29次阅读

是否支持ICE40LP CM81设备上的VPP_FAST？

不支持ICE40LP CM81设备上的No.VPP_FAST

评分

等级-LV1-ChipDebug

8年前发布17次阅读

在iCE40LP-CM81器件中，内部振荡器可以用作RTL设计中的时钟源吗？

内部振荡器不能用作RTL设计中的时钟源。它仅用于设备的配置目的。

评分

等级-LV1-ChipDebug

8年前发布23次阅读

LtCeCeP3设备JTAG（联合测试操作组）1149.6是否兼容？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布30次阅读

为什么我得到这个警告：内核：警告：Kalnely00 85”/ IrIIIICTB/IrInSt/IrRCV00/RCVYDATA“没有读访问权。在活动HDL中使用这个区域的开关+Access +R？如何解决这个问题？

警告是由有源高密度脂蛋白当一些信号不能在波形中显示时。为了解决这个问题，得到内部信号的可见性，通过GUI或脚本设置对内部信号的读访问。使用图形用户界面转到设计-GT；设置-gt；仿真，以及对设计对象的访问。指定对所需信号的适当访问。单击Apple，然后单...

评分

等级-LV1-ChipDebug

8年前发布22次阅读

为什么当TrTiCeCeP3具有一个芯片端接（ODT）特性时，终端电阻器需要DDR2和DDR3？

LATECIECP3 ODT（在芯片终端上）最初是为DDR3接口支持而实现的。在验证过程中，我们发现，内部VTT耦合噪声负面影响数据完整性的数据垫与一些特定的数据模式。为了避免这种数据模式依赖，建议使用外部终端电阻代替LATECIECP3 ODT。在LATECIECP3中使用的外部终...

评分

等级-LV1-ChipDebug

8年前发布26次阅读

我能从格子菱形软件中创建一个VHDL文件吗？

是的，通过以下步骤可以从示意文件中获得VHDL输出：在Project属性中，将示意性HDL类型更改为VHDL。在原理图文件中做任何小的修改并保存它。在层次结构中，获取示意文件的VHDL源代码。

评分

等级-LV1-ChipDebug

8年前发布79次阅读

如何让Synplify Pro在我的设计中使用嵌入式Block RAM（EBR）作为推断ROM？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布17次阅读

用于QFN32（用于MachXO2器件）插座适配器PN-S32-LCMXO2的插座的部件号是多少？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布21次阅读

当实施外部VTT终端时，我应该如何处理LatticeECP3中未使用的VTT焊盘？

答案取决于是否在库中使用了任何LVDS输入对。
1.如果在LatticeECP3存储区中实现DDR1 / 2/3存储器接口并且还包括至少一个LVDS输入对，则启用共模终端。在这种情况下，建议您将未使用的VTT引脚交流耦合到地。当它们交流耦合到地时，通常建议使用0.01uF或0.1uF的...

评分

等级-LV1-ChipDebug

8年前发布21次阅读

如何识别ICE40装置中的低电压差分信号（LVDS）输入的真（正）和互补（负）球函数？

在“引脚”文件中用“B”结尾的差分信号代表正端，而以“A”结尾的差分信号代表负端。例如，在引脚文件中，IOLY3A和IOLY3B是差分引脚（DPIO）。因此，IOLY3B被认为是真（正）信号，IOLY3A被认为是互补的（负）信号。

评分

等级-LV1-ChipDebug

8年前发布41次阅读

使用从机串行编程接口（SSPI）对MachXO2器件进行编程时，使用HW-USBN-2A电缆实现的最大编程频率是多少？

当TCK值设置为0或1时，使用HW-USBN-2A电缆的最大可实现从机串行编程接口（SSPI）编程频率为1.5 MHz。对于TCK（2至10）的其他值，SSPI编程频率如下所列：
TCK
频率
1.5 MHz 1 1.5 MHz 2 125 kHz 3 93.75 kHz 4 75 kHz 五 62.5 kHz 6 53.58 kHz 7 46.88千赫 8...

评分

等级-LV1-ChipDebug

8年前发布15次阅读

当多维数组打包时，为什么Lattice Diamond会显示编译问题？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布60次阅读

是否可以使用原始SB_IO（iCE40的IO原语）的信号’ENABLE_OUTPUT’来创建双向低电压差分信号（LVDS）IO？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布19次阅读

iCE设备是否支持LatticeMico8 / LatticeMico32软处理器？

iCE系列器件不支持LatticeMico8 / LatticeMico32软处理器。

评分

等级-LV1-ChipDebug

8年前发布12次阅读

我可以使用带有ispClock5400D器件的低成本CMOS振荡器吗？

ispClock5406D和ispClock5410D的参考时钟输入是差分的，并且在差分时钟源下性能最佳。然而，它们可以通过仅驱动一个输入从单端CMOS振荡器驱动，同时使用简单的电阻分压器偏置另一个输入。请参阅应用说明
使用低成本CMOS振荡器作为SERDES应用的参考时钟 - AN60...

评分

等级-LV1-ChipDebug

8年前发布17次阅读

格子将提供保证覆盖和支持从未经授权的渠道购买的格子零件吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布26次阅读

为什么IPexpress禁用ECP5？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布35次阅读

在PLL生成期间选择“PACKAGEPIN”和“通用IO Pad或核心逻辑”选项有什么区别？

如果在PLL生成期间选择“专用时钟板（单端）”，则连接到PLL的“PACKAGEPIN”的IO引脚变为专用，因此来自该IO引脚的信号不能用于任何其他逻辑RTL中的设计。例如，尝试在设计中运行另一个使用通过该IO引脚提供的时钟的进程，该进程已经为PLL的“PACKAGEPIN”供...

评分

等级-LV1-ChipDebug

8年前发布27次阅读

如何获得EP3反式点阵钻石软件评估板许可证？

为了使用格子菱形软件设计和编程LaTeCeCp3器件，需要LATECIECP3和评估板许可证。为了获得免费许可，遵循以下步骤：1。访问http:\/\/www. LaTeleSeMi.com \/ 2。转到支持“->许可证>软件许可证。3。在“钻石LATECIECP3”和“免工具包许可证”下，单击“...

评分

等级-LV1-ChipDebug

8年前发布27次阅读

在IPExpress生成的DPRAM HDL文件中使用以下属性有什么用？属性NGD_DRC_MASK：整数;属性NGD_DRC_MASK结构：体系结构为1

IPexpress生成代码（HDL）的合成，提供了几条警告消息，使用户很难看到“真实”的警告消息。为了解决此问题，IPexpress生成的模块具有NGD_DRC_MASK属性。
此属性告诉Diamond Tool流程（NGDBUILD）为此部分代码提供有用且必需的警告消息。

评分

等级-LV1-ChipDebug

8年前发布24次阅读

GAL22V10D-25LJN的替代设备是什么？

莱迪思推荐使用ispMACH \ u00AE 4000V（LC4032V-75TN48C）产品代替GAL22V10D-25LJN。但是，它们不兼容电压，需要3.3V电源。。对于5V核心电压兼容的替代方案，可以使用成熟的ispMACH 4A5（M4A5-32 \ / 32-7VNC48）器件。。但是，这两种器件都与GAL22V10D-25LJN...

评分

上一页 1…8 91011 12…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则