Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布62次阅读

如何处理SeldECP2/M设备的SERP通道的未使用电源输入？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布24次阅读

在LatticeXP2中可以完成FLASHBAK多少次？

CS100F 90nm FLASH工艺指定用于10,000次循环编程，并且具有> 20yr的器件数据保持能力。在鉴定期间，用于数据保留研究的所有装置都使用10,000次擦除循环进行预处理。这确保了LatticeXP2在循环FLASH存储器后可以满足数据保留期望。这些数据可在我们的扩展设...

评分

等级-LV1-ChipDebug

8年前发布21次阅读

为什么来自DQS缓冲器的90度相移时钟输入无法对DDR数据进行采样？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布59次阅读

为什么添加故障安全电阻时，LatticeXP2无法正确接收LVDS数据？

问题可能与大故障安全偏置电压（Vfsb）有关，故障安全电阻很小，可能导致LVDS输入占空比失真并增加抖动。它将使LVDS RX数据的正确采样恶化，特别是对于更高的数据速率。 Vfsb应该使LVDS输出与噪声容限一起变高。。我们可以将故障安全上拉和下拉电阻的值增加到...

评分

等级-LV1-ChipDebug

8年前发布27次阅读

如何构建SERDES外部链接状态机以执行字对齐？

LatticeECP2 / M和LatticeECP3物理编码子层块（PCS）提供了几种协议特定的信道对齐状态机。可以禁用这些协议特定的状态机。要允许创建外部链路状态机（ELSM），FPGA的PCS必须处于8b10b模式，并且CHx_COMMA_ALIGN控制必须设置为DYNAMIC。
当绕过协议特定的链路...

评分

等级-LV1-ChipDebug

8年前发布29次阅读

C代码头命名约定是否会导致嵌入的iSPVM有任何问题？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布26次阅读

如果VME文件大小大于非易失性内存，我该怎么办？

有两种方法可以解决此问题：
生成JEDEC文件时，在ispLEVER位生成工具中启用压缩选项。这将使VME文件更小并允许它适合非易失性存储器。
使用更高容量的内存升级非易失性内存。

评分

等级-LV1-ChipDebug

8年前发布17次阅读

BSDL文件中的“PRIVATE”指令是否会对我的BSCAN测试产生影响？我是否需要它们来执行BSCAN测试？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布119次阅读

用户如何使用Lattice Diamond软件查看VME文件？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布12次阅读

如何生成一个用于EPROM编程的LATECXP和LATICEXP2设备位文件？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布35次阅读

SPI闪存的配置文件（如ECP3比特流）是否保持固定大小，而不管FPGA设计的大小如何？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布21次阅读

对于不同的MaMxO2器件（ZE，He，HC），滞后的最小值和最大值是多少？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布62次阅读

在64位Linux机器上安装Lattice Diamond时如何解决库依赖？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布22次阅读

逻辑复制与扇出的关系是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布31次阅读

Lattice高清多媒体接口/数字视频接口（HDMI / DVI）参考设计-RD1097能否支持更多分辨率？

是。串行器 - 解串器（SERDES）的某些设置通过串行通信接口（SCI）进行调整，以支持低至800x600 @ 60Hz的更高分辨率。
SERDES中使用“仅10B”模式用于我们的高清多媒体接口/数字视频接口（HDMI / DVI）参考设计。通过测试，已经证明不支持低比特率（例如640x4...

评分

等级-LV1-ChipDebug

8年前发布25次阅读

“合成工具”如何处理RTL代码中声明的未使用的输入和输出端口，而不使用（逻辑不被分配给IO端口）？

合成工具将删除设计中声明的未使用的输入端口。对于未使用的输出端口，该工具可以将它们绑定到GND或留下三重声明。你可以在合成工具的RTL视图中查看这一点。建议将一些值分配给输出端口，而不是让它们不连接。

评分

等级-LV1-ChipDebug

8年前发布81次阅读

我可以将Lattice FPGA器件中所有可用的DQS焊盘用于我的DDR1 / 2/3内存控制器应用吗？

这取决于您的内存控制器应用程序。某些DQS焊盘组可能无法提供足够数量的相关DQ焊盘，因为某些DQ焊盘可能未被绑定。虽然没有多少DQS组具有不同的DQ尺寸，但您应该特别注意选择DQS引脚并检查所选DQS组的所有相关DQ焊盘是否足以满足您的应用需求。
决定通常取决...

评分

等级-LV1-ChipDebug

8年前发布20次阅读

当LatticeECP3延迟锁定环（DLL）未被锁定时，我该怎么办？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布57次阅读

如何优化移位寄存器延迟？

通常在设计中，数据路径延迟是通过移位寄存器实现的。长延迟需要许多移位寄存器，这会消耗大量的FPGA寄存器资源。
在许多情况下，使用基于RAM的移位寄存器将提高资源利用率。在莱迪思FPGA器件中，片可以配置为分布式RAM。通过使用分布式RAM和控制逻辑来实现移...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

为什么我不能在MAP之后将具有相同时钟/ /时钟使能/复位信号的两个寄存器打包到一个片中？

基于莱迪思FPGA架构，片中的两个触发器共享相同的时钟/时钟使能/复位信号。因此，如果两个寄存器的控制信号相同，则可以将它们打包到一个片中。。但有时如果复位和/或时钟使能信号负载很大，合成工具会复制它们以减少它们的扇出。。在这种情况下，某些寄存器...

评分

等级-LV1-ChipDebug

8年前发布16次阅读

如何为一个DDR存储器接口分配有效的π引线？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布28次阅读

在莱迪思HDMI / DVI接口参考设计-RD1097中，字对齐信号如何在HDMI（高清晰度多媒体接口）中工作？

复位（或重新同步被触发）后，如果检测到8个连续的特殊字节（用于进行字对齐的空白周期），则信号word_aligned将被置位，在发出复位或重新同步之前不会取消置位。
如果在2 ^ 12字节中无法检测到8个连续的特殊字节，则将断言信号word_align_err。这将触发内部...

评分

等级-LV1-ChipDebug

8年前发布35次阅读

我可以在Windows的设备管理器中看到USB串行总线，但是当我在ispVM系统中扫描设备时，错误显示“无法加载LSC WiNT / 2000 / XP并行端口驱动程序”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布18次阅读

在设计中生成RAM / ROM的各种方法有哪些？推断RAM的上电状态或内容是什么？

在设计中有两种方法可以生成RAM和ROM。
您可以为设计编写代码，以便合成工具推断内存，或者您可以实例化预定义的IPexpress或PMI（参数化模块实例化）内存模块。
推断存储器意味着基于代码方面的综合工具使用可编程功能单元（PFU）或嵌入式块RAM（EBR）-PFU（...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

如何为双倍数据速率（DDR2）连接地址，控制和数据线的终端？

通常串联终端靠近源并且并行接近目的地。对于地址和控制线，串联终端应靠近FPGA或靠近存储器的并行。但对于双向数据线，On Die Termination（ODT）用于实现此功能：在写入期间，存储器中的ODT是开放的，在读取期间，FPGA中的ODT应该是开放的。因为我们设备中...

评分

等级-LV1-ChipDebug

8年前发布37次阅读

PPLVDS是什么？LVDS和PPLVDS的区别是什么？l LATECIECP3设备支持这个接口吗？

点到点LVDS（PPLVDS）是PPDS接口，用于列驱动器接口。对于特性，请参阅DS1021，LATECIECP3族数据表中的Sysi/O差分电气特性部分。HTTP//www. LaTeleSeM.COM/VIEWIX文档？文档文件ID＝31998LVDS和PPLVDS的驱动能力是不同的。参见表9-11和表9-1212中的TN1177，LA...

评分

等级-LV1-ChipDebug

8年前发布74次阅读

我怎么能使用SPI闪存，尽管它不包含在格子-钻石程序员的串行外围接口（SPI）闪存设备的支持列表中？

按照以下步骤在钻石编程器中添加自定义SPI闪存：打开格子钻石程序员。去编辑-gt；定制设备。单击“添加”以根据闪存的数据表自定义实际设备。有关步进过程的更多信息，请参考“添加自定义SPI闪存设备”下的菱形菱形帮助。

评分

等级-LV1-ChipDebug

8年前发布18次阅读

输入数据是否需要包含2D Scaler IP的EAV / SAV消隐？

无需将所有EAV（活动视频结束）/ SAV（活动视频开始）消隐输入2D标量IP核。
只有当IP中的“就绪”信号有效时，输入数据才有效，否则输入数据将被忽略。

评分

等级-LV1-ChipDebug

8年前发布27次阅读

如何配置MaXxO2系统配置端口作为通用IOS（GPIOS）的功能？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布27次阅读

为什么我不能用ISPVM编程2020A PLD？

您可以从以下网站下载ISPVM独立版18.1的最新版本：HTTP//www.安装后，打开iSPVM，转到选项-gt；设备数据库安装，然后按照步骤执行。ISPLSI2000被列在ISPLSI ISP设备数据库-GT成熟的ISPLSI ISP设备数据库中。对于在ISPVM中支持的其他成熟设备，客户可以以相同...

评分

上一页 1…3 456 7…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则