首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

开通黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

开通钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

FPGA开源项目-ChipDebug

FPGA开源项目

帖子 42互动 99关注 30

FPGA开源项目

FPGA开源项目-ChipDebug

超级版主发布

全部
最新发布
最新回复
热门
精华

等级-LV2-ChipDebug

3年前更新148次阅读

FPGA/IC优质开源项目（三）AXI

今天主要介绍AXI的开源项目1Alexforencich的AXI介绍主要包含AXI-lite，AXI，包含crossbar以及interconnect等，完成度非常高，语言为Verilog。主要文件以及仓库地址如下：rtl/arbiter.v : Parametrizable arbiter
rtl/...

评分

等级-LV1-ChipDebug

2年前更新95次阅读

如何将 FPGA 变成 USB 数据采集板

该帖子部分内容已隐藏

付费阅读

3积分

黄金会员2钻石会员1

此内容为付费阅读，请付费后查看

6

等级-LV2-ChipDebug

2年前更新181次阅读

FPGA/IC优质开源项目（二）

该帖子部分内容已隐藏

付费阅读

已售 2

3积分

黄金会员2钻石会员1

此内容为付费阅读，请付费后查看

1

等级-LV1-ChipDebug

6天前发布0次阅读

adpcm自适应差分脉冲编码调制

因为声音一般是连续的，也就是频率足够快的情况下，前后两个采样值之间的差异会比较小。我们就利用这个特性来对数据进行压缩，也就是对两次采样值的差再做一次量化，由于这个差值比较小，因此我们可以使用更少的bit来存储，这样就实现了压缩的结果。如上图所...

评分

等级-LV4-ChipDebug

3年前更新40次阅读

FPGA上的AXI-4接口的RAM Tester 测试 verilog源码

这是个用于在32位的AXI-4总线上进行内存性能读写测试的IP Core.它也能用于读写校验。访问是通过AXI-4突发操作完成的。简单用例如下：##################################################################
# run_ram_test: Write pattern to RAM array
######...

评分

等级-LV2-ChipDebug

3年前更新323次阅读

FPGA/IC开源网站推荐

之前零零散散的推荐过相关的网站和开源项目，现在汇总一下几个特别优秀的开源项目或者网站。具体的网站概述和基本操作见视频，视频有点长。OpenCores开源IP聚集地，里面有大量I2C，SPI，CAN，微处理器等IP，视频中的I2C代码经常会被开源处理器调用，有Veril...

1

等级-LV2-ChipDebug

3年前更新66次阅读

AXI-Stream的IP核

今天带来的开源IP是AXI-Stream 语言：Verilog来源：https://github.com/alexforencich/verilog-axis/介绍：AXI Stream 总线组件的集合。大多数组件的接口宽度都可以完全参数化。包括带有智能总线协同仿真端点的完整 MyHDL 测试平台。特点：AXI stream bus wi...

评分

等级-LV4-ChipDebug

3年前更新136次阅读

一个用 Verilog 编写的 32 位 RISC-V 内核和一个支持 RV32IM 的指令集模拟器

一个用 Verilog 编写的 32 位 RISC-V 内核和一个支持 RV32IM 的指令集模拟器。该内核已针对协同仿真模型进行了测试，并在 FPGA ...

一个用 Verilog 编写的 32 位 RISC-V 内核和一个支持 RV32IM 的指令集模拟器-ChipDebug

一个用 Verilog 编写的 32 位 RISC-V 内核和一个支持 RV32IM 的指令集模拟器-ChipDebug

评分

等级-LV4-ChipDebug

3年前发布169次阅读

FPGA上可以用的开源的32 位 RISC-V ISA CPU 内核verilog代码

iRISC-V - 32 位双发 RISC-V CPUGithub：http: //github.com/ultraembedded/biriscv特征32 位 RISC-V ISA CPU 内核。超标...

FPGA上可以用的开源的32 位 RISC-V ISA CPU 内核verilog代码-ChipDebug

FPGA上可以用的开源的32 位 RISC-V ISA CPU 内核verilog代码-ChipDebug

FPGA上可以用的开源的32 位 RISC-V ISA CPU 内核verilog代码-ChipDebug

评分

等级-LV4-ChipDebug

3年前发布130次阅读

uriscv – 另一个开源的可在FPGA上运行的小型 RISC-V CPU verilog源码

简单、小型、多周期的 32 位 RISC-V CPU 实现。大多数指令需要 2 个周期，除了需要 4 个以上周期的加载/存储（取决于内存延迟）和最多可能需要 34 个周期的除法。特征32 位 RISC-V ISA CPU 内核。支持 RISC-V 的整数 (I)、乘除法 (M) 和 CSR 指令 (Z) 扩展 (R...

评分

等级-LV2-ChipDebug

3年前更新120次阅读

FPGA/IC优质开源项目（七）综合

导言本期主要带来VHDL的开源项目，也是第一次集中发VHDL的IP，包括：AXI-full（VHDL），AXI-lite（VHDL），Datamover（VHDL），M...

FPGA/IC优质开源项目（七）综合-ChipDebug

评分

等级-LV2-ChipDebug

3年前更新248次阅读

FPGA/IC优质开源项目（四）Corundum

1基本介绍Corundum 是一种基于 FPGA 的开源、高性能 NIC 和网络计算平台。功能包括高性能数据路径、10G/25G/100G 以太网、PCI ...

FPGA/IC优质开源项目（四）Corundum-ChipDebug

FPGA/IC优质开源项目（四）Corundum-ChipDebug

FPGA/IC优质开源项目（四）Corundum-ChipDebug

FPGA/IC优质开源项目（四）Corundum-ChipDebug

评分

30人已关注

FPGA开源项目-ChipDebug

FPGA开源项目

FPGA开源项目

帖子

42

互动

99

阅读

5945

搜索

开启精彩搜索

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则