首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA开源项目
帖子 40
互动 73
关注 26
FPGA开源项目
超级版主
发布
全部
最新发布
最新回复
热门
精华
wndcld
6个月前发布
44次阅读
关注
开源Verilog可重用CBB模块（带仿真平台）分享
TinyCBB使用教程TinyCBB （微型Common Building Block）中包含很多verilog语言编写的可重用RTL模块。包括但不限于累加器、仲裁器、有/无符号运算、异步逻辑同步器、CIC/FIR滤波器、格雷码/独热码转换器、CRC/PRBS生成器/检测器、ECC编解码器、同步/异步/字节/...
评分
1
分享
jenmyliu
1年前更新
73次阅读
关注
FPGA实现PID控制算法
一. 简介
相信大家对于PID控制算法，都不感到陌生了，平衡车就是靠它平衡起来的，还有飞控的平衡算法也是它，以及FOC中的闭环控...
1
2
分享
jenmyliu
1年前更新
41次阅读
关注
FPGA实现Cordic算法求解arctanθ
一. 简介
由于在项目中需要使用的MPU6050，进行姿态解算，计算中设计到arctan 和 sqr(x*2 + y * 2),这两部分的计算，在了解了...
评分
1
分享
jenmyliu
1年前更新
50次阅读
关注
FPGA实现MPU6050姿态解算
一. 简介
在之前的文章中(很久之前了(CSND中))，已经通过FPGA获取到了MPU6050的六轴数据: 三轴加速 和 三轴角速度，但是没有对它进行然后处理。那么在本篇文章中，将利用Cordic算法来进行姿态解算。
二. 踩坑分享
在进行姿态解算分享之前，先分享一个踩坑...
评分
2
分享
jenmyliu
1年前更新
76次阅读
关注
FPGA实现电机霍尔编码器模块
一. 简介
想要知道直流电机的转速，就需要用到编码器，常用的编码器有霍尔和光电两种，但是光电编码器比较贵(性能好于霍尔)，所...
评分
2
分享
jenmyliu
1年前更新
59次阅读
关注
FPGA实现直流电机驱动(速度位置控制)
一. 简介
本篇文章将介绍如何使用FPGA实现一个直流有刷电机控制器，主要包括 速度控制 和 角度控制(好像在无刷电机控制中，习惯...
评分
5
分享
jenmyliu
1年前更新
32次阅读
关注
FPGA实现平衡小车
一. 硬件介绍
底板资源:
TB6612电机驱动芯片 * 2
MPU6050陀螺仪
评分
回复
分享
Randal
31天前更新
82次阅读
关注
FPGA开源项目 – USB3.0回环传输测试
该帖子部分内容已隐藏
付费阅读
已售 2
30
积分
黄金会员
28
钻石会员
26
登录购买
此内容为付费阅读，请付费后查看
评分
2
分享
mscststs
1年前更新
77次阅读
关注
如何将 FPGA 变成 USB 数据采集板
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
6
回复
分享
chipdebug
1年前更新
145次阅读
关注
开源的ZYNQ核心板
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
4
分享
chipdebug
1年前更新
117次阅读
关注
使用FPGA实现Sigma-Delta ADC 论文源码免费分享
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
5
分享
brianway
1年前更新
100次阅读
关注
雷达抗干扰FPGA实现（项目工程源代码免费下载）
该帖子部分内容已隐藏
付费阅读
已售 3
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
6
分享
hfhan
1年前更新
53次阅读
关注
【开源】竖亥：实测FPGA平台上HBM的惊人带宽！
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
1
分享
vishva
2年前更新
82次阅读
关注
FPGA/IC优质开源项目（四）Corundum
1基本介绍Corundum 是一种基于 FPGA 的开源、高性能 NIC 和网络计算平台。功能包括高性能数据路径、10G/25G/100G 以太网、PCI ...
评分
回复
分享
vishva
2年前更新
86次阅读
关注
FPGA/IC优质开源项目（七）综合
导言本期主要带来VHDL的开源项目，也是第一次集中发VHDL的IP，包括：AXI-full（VHDL），AXI-lite（VHDL），Datamover（VHDL），M...
评分
回复
分享
Poison
1年前更新
167次阅读
关注
以太网IP核代码（verilog）
该帖子部分内容已隐藏
付费阅读
已售 2
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
1
6
分享
Poison
2年前更新
51次阅读
关注
AXI-Stream的IP核
今天带来的开源IP是AXI-Stream 语言：Verilog来源：https://github.com/alexforencich/verilog-axis/介绍：AXI Stream 总线组件的集合。大多数组件的接口宽度都可以完全参数化。包括带有智能总线协同仿真端点的完整 MyHDL 测试平台。特点：AXI stream bus wi...
评分
回复
分享
Poison
2年前更新
249次阅读
关注
FPGA/IC开源网站推荐
之前零零散散的推荐过相关的网站和开源项目，现在汇总一下几个特别优秀的开源项目或者网站。具体的网站概述和基本操作见视频，视频有点长。OpenCores开源IP聚集地，里面有大量I2C，SPI，CAN，微处理器等IP，视频中的I2C代码经常会被开源处理器调用，有Veril...
1
回复
分享
Poison
1年前更新
140次阅读
关注
FPGA/IC优质开源项目（二）
该帖子部分内容已隐藏
付费阅读
已售 2
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
1
回复
分享
Poison
2年前更新
120次阅读
关注
FPGA/IC优质开源项目（三）AXI
今天主要介绍AXI的开源项目1Alexforencich的AXI介绍主要包含AXI-lite，AXI，包含crossbar以及interconnect等，完成度非常高，语言为Verilog。主要文件以及仓库地址如下：rtl/arbiter.v : Parametrizable arbiter
rtl/...
评分
回复
分享
chipdebug
2年前发布
34次阅读
关注
开源的可用于FPGA的usb 协议监听IP
这个IP核是一个 HS/FS USB2.0 分析器（USB 总线嗅探器）。该内核监控 UTMI 接口并通过 AXI-4 总线主接口将看到的流量记录到内存缓冲区。可以连续提取日志格式（连续捕获模式），或者当内存缓冲区已满时内核可以停止捕获（单次模式）。使用 AXI4-Lite 从接口执...
评分
1
分享
chipdebug
2年前发布
46次阅读
关注
FPGA上最简单的 DVI / HDMI frame_buffer(帧缓冲区)开源代码
该组件允许将 DVI/HDMI 输出添加到您的 FPGA 项目中。IP 从外部 AXI-4 内存目标获取像素数据，并转换为适合从 FPGA 驱动 DVI 或 ...
评分
回复
分享
chipdebug
1年前更新
84次阅读
关注
FPGA实现USB转UART串口的开源代码
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
2
分享
chipdebug
2年前更新
16次阅读
关注
FPGA实现MMC（和衍生标准）主机控制器的开源代码
进行中的工作 - 基本上可以正常工作但尚未完成稳定版本。特征1 位 / 4 位数据模式。大扇区缓冲区（用于多个扇区读取或写入）。AXI-4 DMA。当前bugsDMA：不支持卡写入模式（仅作为从卡读取的功能）。鲁棒性：目前不检查传入响应的 CRC7 / CRC16。写入：多扇区...
评分
1
分享
chipdebug
2年前更新
34次阅读
关注
FPGA上可以使用的开源USB-CDC 设备IP核 verilog源码分享
该组件是一个简单的 USB 外设接口（设备）实现，枚举为高速 (480Mbit/s) 或全速 (12Mbit/s) CDC-ACM 设备。该 IP 具有用于输入和输出数据的简单 FIFO 接口（有效、数据、接受），以及用于连接到 USB PHY 的 UTMI 接口。特征高速或全速 USB CDC 设备。硬件枚举...
评分
回复
分享
chipdebug
2年前更新
6次阅读
关注
分享个wishbone接口的HDLC 协议 VHDL源码
前面分享了一个HDLC协议源码https://chipdebug.com/forum-post/40912.html，这里再分享个wishbone接口的HDLC 协议 verilog 源码...
评分
回复
分享
chipdebug
2年前更新
18次阅读
关注
HDLC (High-level Data Link Control) VHDL 源码分享
HDLCHDLC（高级数据链路控制）是一组用于在点对点节点之间传输同步数据包的协议。在这个控制器中，数据被组织成帧。HDLC 协议位...
评分
回复
分享
chipdebug
2年前更新
37次阅读
关注
适用于xilinx FPGA的 FTDI FT245 同步异步 FIFO 桥接源码
FTDI FT245 同步/异步 FIFO 桥该组件提供了从 FTDI 异步或同步 FIFO 接口（例如在 FT245 或 FT2232 上找到）到 AXI4 主设备和 GPIO 接口的桥接。FT2232 等设备必须使用 FTDI 的 FT_PROG EEPROM 编程工具切换到 FIFO 模式。支持它的 FTDI 设备的异步和同步模式...
评分
回复
分享
chipdebug
24天前更新
213次阅读
关注
可以在各种FPGA上运行的开源逻辑分析仪
该帖子部分内容已隐藏
付费阅读
已售 2
50
积分
黄金会员
45
钻石会员
40
登录购买
此内容为付费阅读，请付费后查看
3
6
分享
chipdebug
1年前更新
30次阅读
关注
xilinx FPGA上可以使用的UART 转 AXI 调试桥接verilog源码
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
1
分享
1
2
下一页
26人已关注
分享
FPGA开源项目
FPGA开源项目
发布
关注
帖子
40
互动
73
阅读
3477
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
