FPGA常见问题社区-FPGA常见问题版块-FPGA CPLD-ChipDebug
FPGA常见问题-ChipDebug
分享
FPGA CPLD

FPGA常见问题

帖子 613互动 421关注 55
FPGA常见问题，如仿真，时序，设计思路等。
FPGA常见问题-ChipDebug
chipdebug的头像-ChipDebuginner的头像-ChipDebug2名版主发布
weakish的头像-ChipDebugweakish等级-LV1-ChipDebug

Linux下FPGA开发工具ISE的环境变量设置3

weakish等级-LV1-ChipDebug3年前发布
1100
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

FPGA设计开发需要熟悉哪些EDA工具呢？

senntyou等级-LV1-ChipDebug3年前发布
4700
alienzhou的头像-ChipDebugalienzhou等级-LV1-ChipDebug

FPGA结构(1)3

alienzhou等级-LV1-ChipDebug3年前发布
600
alienzhou的头像-ChipDebugalienzhou等级-LV1-ChipDebug

FPGA项目开发包含那些任务？1

alienzhou等级-LV1-ChipDebug3年前发布
2100
Mr_taotie的头像-ChipDebugMr_taotie等级-LV1-ChipDebug

使用分立元件手工实现NE555芯片的制作25

Mr_taotie等级-LV1-ChipDebug3年前发布
2500
NightBear的头像-ChipDebugNightBear等级-LV1-ChipDebug

如何提高FPGA的工作频率

NightBear等级-LV1-ChipDebug3年前发布
2100
朱宝军的头像-ChipDebug朱宝军徽章-资深玩家-ChipDebug等级-LV1-ChipDebug

提问verilog inout类型变量多分支赋值问题

朱宝军徽章-资深玩家-ChipDebug等级-LV1-ChipDebug2年前回复
3130
littleLyon的头像-ChipDebuglittleLyon等级-LV1-ChipDebug

详解FPGA四大设计要点4

littleLyon等级-LV1-ChipDebug3年前发布
2500
XYShaoKang的头像-ChipDebugXYShaoKang等级-LV1-ChipDebug

FPGA设计中RAM和ROM初始化的方法

XYShaoKang等级-LV1-ChipDebug18天前回复
4650
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

使用SystemVerilog简化FPGA中的接口3

senntyou等级-LV1-ChipDebug3年前发布
1800
LuckyHH的头像-ChipDebugLuckyHH等级-LV1-ChipDebug

VS Code开发FPGA自动例化Verilog模块4

LuckyHH等级-LV1-ChipDebug3年前发布
4400
jianwenjuan的头像-ChipDebugjianwenjuan等级-LV1-ChipDebug

专业点灯二十年！详解STM32、FPGA、ARM点灯区别 ！29

jianwenjuan等级-LV1-ChipDebug3年前发布
1900
Yujiaao的头像-ChipDebugYujiaao等级-LV1-ChipDebug

这个Verilog语法你一定不知道3

Yujiaao等级-LV1-ChipDebug3年前发布
2900
NightBear的头像-ChipDebugNightBear等级-LV1-ChipDebug

全平台轻量开源verilog仿真工具iverilog+GTKWave使用教程8

NightBear等级-LV1-ChipDebug3年前发布
2300
Adolph的头像-ChipDebugAdolph等级-LV1-ChipDebug

Xilinx和Altera的FPGA固件如何进行在线升级？3

Adolph等级-LV1-ChipDebug3年前发布
6400
hfhan的头像-ChipDebughfhan等级-LV2-ChipDebug

​如何打造一款高效率的Verilog编辑器31

hfhan等级-LV2-ChipDebug3年前发布
800
weakish的头像-ChipDebugweakish等级-LV1-ChipDebug

FPGA技术面试题（二）2

weakish等级-LV1-ChipDebug3年前发布
3300
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

VHDL的编码风格（Verilog也可参考思想）4

vishva等级-LV2-ChipDebug3年前发布
1500
Sahara的头像-ChipDebugSahara等级-LV1-ChipDebug

FPGA与ADC数字数据输出的接口16

Sahara等级-LV1-ChipDebug3年前发布
4101
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

开源PCIe核源代码1

vishva等级-LV2-ChipDebug7天前回复
338190
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

PCIe I/O时钟架构9

vishva等级-LV2-ChipDebug3年前发布
4600
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

VHDL基本语法总结4

vishva等级-LV2-ChipDebug3年前发布
1500
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

串行外设接口SPI（一）8

vishva等级-LV2-ChipDebug3年前发布
5700
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

VHDL语法总结以及编码风格（二）2

vishva等级-LV2-ChipDebug3年前发布
10200
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

关于VHDL和Verilog模块互相调用的问题9

vishva等级-LV2-ChipDebug3年前发布
7200
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

异步FIFO（一）6

vishva等级-LV2-ChipDebug3年前发布
3200
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

流水线（一）5

vishva等级-LV2-ChipDebug3年前发布
1600
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

异步FIFO（二）12

vishva等级-LV2-ChipDebug3年前发布
800
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

在VScode中自动生成Verilog仿真文件（Python）6

vishva等级-LV2-ChipDebug3年前发布
7300
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

PCIe架构概述（二）7

vishva等级-LV2-ChipDebug3年前回复
2011
1…56789…21跳转

分享
FPGA常见问题-ChipDebug

FPGA常见问题

FPGA常见问题，如仿真，时序，设计思路等。
发布
帖子
613
互动
421
阅读
5.6W+
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享

最新的帖子

在手机上浏览此页面