FPGA常见问题社区-FPGA常见问题版块-FPGA CPLD-ChipDebug
FPGA常见问题-ChipDebug
分享
FPGA CPLD

FPGA常见问题

帖子 613互动 420关注 55
FPGA常见问题，如仿真，时序，设计思路等。
FPGA常见问题-ChipDebug
chipdebug的头像-ChipDebuginner的头像-ChipDebug2名版主发布
jenmyliu的头像-ChipDebugjenmyliu徽章-人气佳作-ChipDebug等级-LV1-ChipDebug

FPGA学习笔记：verilog基础代码与modelsim仿真(四)——呼吸灯5

jenmyliu徽章-人气佳作-ChipDebug等级-LV1-ChipDebug3年前发布
1900
Zack的头像-ChipDebugZack徽章-资深玩家-ChipDebug等级-LV1-ChipDebug

锁存器、触发器、寄存器和缓冲器的区别

Zack徽章-资深玩家-ChipDebug等级-LV1-ChipDebug3年前发布
1500
Incess的头像-ChipDebugIncess等级-LV1-ChipDebug

D触发器的建立时间和保持时间物理含义探讨6

Incess等级-LV1-ChipDebug3年前发布
2600
liximomo的头像-ChipDebugliximomo等级-LV1-ChipDebug

fpga实操训练（vga测试）8

liximomo等级-LV1-ChipDebug3年前发布
1500
lzh的头像-ChipDebuglzh等级-LV1-ChipDebug

FPGA中的PLL（锁相环）与Glitches（小故障）3

lzh等级-LV1-ChipDebug3年前发布
1100
ipqsn的头像-ChipDebugipqsn等级-LV1-ChipDebug

数字ic基础-FPGA中的memory and block ram6

ipqsn等级-LV1-ChipDebug3年前发布
500
comehope的头像-ChipDebugcomehope等级-LV1-ChipDebug

FPGA 基本模块的主要功能1

comehope等级-LV1-ChipDebug3年前发布
500
vishva的头像-ChipDebugvishva等级-LV2-ChipDebug

哈工大体系结构lab3 —— 流水线处理器的verilog实现2

vishva等级-LV2-ChipDebug3年前发布
2700
Ordinary的头像-ChipDebugOrdinary徽章-创作大使-ChipDebug等级-LV1-ChipDebug

FPGA知识汇集-FPGA系统时序理论3

Ordinary徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
1900
mscststs的头像-ChipDebugmscststs等级-LV1-ChipDebug

FPGA时序基础理论8

mscststs等级-LV1-ChipDebug3年前发布
1400
hongting的头像-ChipDebughongting等级-LV1-ChipDebug

常用通信协议总结及FPGA实现（下）4

hongting等级-LV1-ChipDebug3年前发布
2500
hongting的头像-ChipDebughongting等级-LV1-ChipDebug

常用通信协议总结及FPGA实现（上）2

hongting等级-LV1-ChipDebug3年前发布
2800
luozz的头像-ChipDebugluozz等级-LV1-ChipDebug

IC设计中逻辑表达式如何转换为晶体管电路8

luozz等级-LV1-ChipDebug3年前发布
6000
Charlie_Jade的头像-ChipDebugCharlie_Jade等级-LV1-ChipDebug

FPGA学习经验总结

Charlie_Jade等级-LV1-ChipDebug3年前发布
2801
toBeTheLight的头像-ChipDebugtoBeTheLight等级-LV1-ChipDebug

Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？6

toBeTheLight等级-LV1-ChipDebug2年前回复
5610
eurkidu的头像-ChipDebugeurkidu徽章-元老玩家-ChipDebug等级-LV1-ChipDebug

FPGA流控的一种方式——计算在途数量1

eurkidu徽章-元老玩家-ChipDebug等级-LV1-ChipDebug3年前发布
1200
fuckfpga的头像-ChipDebugfuckfpga等级-LV1-ChipDebug

【FPGA】高速信号处理中的片外信号输入输出静态时序分析3

fuckfpga等级-LV1-ChipDebug3年前发布
2100
Airkids_zz的头像-ChipDebugAirkids_zz等级-LV1-ChipDebug

​在配置FPGA器件时的常见问题及其解决方法

Airkids_zz等级-LV1-ChipDebug3年前发布
1500
geekdechao的头像-ChipDebuggeekdechao等级-LV1-ChipDebug

几组实用FPGA原理设计图5

geekdechao等级-LV1-ChipDebug3年前发布
1200
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术11

kikong等级-LV1-ChipDebug3年前发布
1100
Adolph的头像-ChipDebugAdolph等级-LV1-ChipDebug

用Vim进行Verilog编程和仿真的应用实例

Adolph等级-LV1-ChipDebug3年前发布
3700
stephen2017的头像-ChipDebugstephen2017等级-LV1-ChipDebug

FPGA数字IO如何实现DAC功能6

stephen2017等级-LV1-ChipDebug2年前回复
4220
Adolph的头像-ChipDebugAdolph等级-LV1-ChipDebug

FPGA和数字电路的奥秘：从锁存器到触发器8

Adolph等级-LV1-ChipDebug3年前发布
1800
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

40个实用模拟电路小常识

Jackle910等级-LV1-ChipDebug3年前发布
1600
Jackle910的头像-ChipDebugJackle910等级-LV1-ChipDebug

VCC和GND之间电容的作用1

Jackle910等级-LV1-ChipDebug3年前发布
1600
popomao的头像-ChipDebugpopomao徽章-人气大使-ChipDebug等级-LV2-ChipDebug

分享几个FPGA常用接口的动态图4

popomao徽章-人气大使-ChipDebug等级-LV2-ChipDebug2年前回复
15531
stephen2017的头像-ChipDebugstephen2017等级-LV1-ChipDebug

初识微分、积分PID电路的本质及电容22

stephen2017等级-LV1-ChipDebug3年前发布
1600
Cryingcat的头像-ChipDebugCryingcat徽章-元老玩家-ChipDebug等级-LV2-ChipDebug

如何用Python写Verilog？10

Cryingcat徽章-元老玩家-ChipDebug等级-LV2-ChipDebug3年前发布
11600
Incess的头像-ChipDebugIncess等级-LV1-ChipDebug

FPGA时钟系统的移植3

Incess等级-LV1-ChipDebug3年前发布
400
Incess的头像-ChipDebugIncess等级-LV1-ChipDebug

ASIC向FPGA的移植1

Incess等级-LV1-ChipDebug4个月前回复
1310
1…45678…21跳转

分享
FPGA常见问题-ChipDebug

FPGA常见问题

FPGA常见问题，如仿真，时序，设计思路等。
发布
帖子
613
互动
420
阅读
5.6W+
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享

最新的帖子

在手机上浏览此页面