FPGA常见问题社区-FPGA常见问题版块-FPGA CPLD-ChipDebug
FPGA常见问题-ChipDebug
分享
FPGA CPLD

FPGA常见问题

帖子 613互动 404关注 54
FPGA常见问题，如仿真，时序，设计思路等。
FPGA常见问题-ChipDebug
chipdebug的头像-ChipDebuginner的头像-ChipDebug2名版主发布
sr_xh的头像-ChipDebugsr_xh等级-LV1-ChipDebug

提问modelsim添加的文件无法编译1

sr_xh等级-LV1-ChipDebug12小时前发布
1000
jono的头像-ChipDebugjono徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug

提问vivado仿真

jono徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug22天前发布
500
小南鲸的头像-ChipDebug小南鲸等级-LV1-ChipDebug

提问接口转换 将sramif模块中的bankA和bankB转换为AXI-Stream接口，应当如何解决这个问题？（求助大佬）

小南鲸等级-LV1-ChipDebug25天前发布
600
jono的头像-ChipDebugjono徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug

vivado仿真

jono徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug1个月前回复
1510
Soton的头像-ChipDebugSoton徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug

VCS run sim 报错

Soton徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug2个月前发布
1700
zerri的头像-ChipDebugzerri等级-LV1-ChipDebug

求助，关于lvds的解串解析/串转并 有偿（不用原语）

zerri等级-LV1-ChipDebug1个月前回复
2510
Oct1622的头像-ChipDebugOct1622等级-LV1-ChipDebug

已解决请教新手学习FPGA的建议

Oct1622等级-LV1-ChipDebug3个月前回复
5610
邹瑞 eyUK的头像-ChipDebug邹瑞 eyUK等级-LV1-ChipDebug

有偿求助quartus函数信号发生器

邹瑞 eyUK等级-LV1-ChipDebug4个月前发布
1200
胡子彧的头像-ChipDebug胡子彧等级-LV1-ChipDebug

求教FPGA的RAM与EEPROM问题3

胡子彧等级-LV1-ChipDebug5个月前回复
3120
Firmware的头像-ChipDebugFirmware等级-LV1-ChipDebug

XCELIUMMAIN23.03.002（含patch）

Firmware等级-LV1-ChipDebug6个月前发布
3400
Noah的头像-ChipDebugNoah等级-LV1-ChipDebug

功能仿真怎么查看内部信号1

Noah等级-LV1-ChipDebug6个月前发布
1300
wholeheart的头像-ChipDebugwholeheart等级-LV1-ChipDebug

Modelsim仿真问题

wholeheart等级-LV1-ChipDebug7个月前发布
3300
yorsumm的头像-ChipDebugyorsumm等级-LV1-ChipDebug

有偿求助解决一个fpga项目

yorsumm等级-LV1-ChipDebug6个月前回复
5510
毛毛是只好汪的头像-ChipDebug毛毛是只好汪徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug

提问上板测试问题，新人请教2

毛毛是只好汪徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug8个月前发布
1700
大地的头像-ChipDebug大地等级-LV1-ChipDebug

在做一个毕设，能够在浏览器中编写verilog代码，并实现仿真波形，请教分享经验

大地等级-LV1-ChipDebug9个月前回复
5910
茶么么的头像-ChipDebug茶么么等级-LV1-ChipDebug

提问用输出的完成标志位控制输入使能是否合理？

茶么么等级-LV1-ChipDebug10个月前发布
2300
ovobutican的头像-ChipDebugovobutican徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug

提问求大佬们指点

ovobutican徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug10个月前回复
2820
君之星雨的头像-ChipDebug君之星雨徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug

提问20个电源上电时序

君之星雨徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug10个月前发布
5500
forkwave的头像-ChipDebugforkwave等级-LV2-ChipDebug

经过BUFGMUX的时钟该如何约束1

forkwave等级-LV2-ChipDebug1年前发布
2200
forkwave的头像-ChipDebugforkwave等级-LV2-ChipDebug

精set_output_delay如何约束？7

forkwave等级-LV2-ChipDebug6个月前回复
13510
forkwave的头像-ChipDebugforkwave等级-LV2-ChipDebug

精set_input_delay如何约束？6

forkwave等级-LV2-ChipDebug1年前发布
13400
陈士双的头像-ChipDebug陈士双徽章-资深玩家-ChipDebug等级-LV1-ChipDebug

提问FIFO读写问题

陈士双徽章-资深玩家-ChipDebug等级-LV1-ChipDebug1年前回复
5010
Sahara的头像-ChipDebugSahara等级-LV1-ChipDebug

VCS命令详解

Sahara等级-LV1-ChipDebug6个月前回复
69510
followWinter的头像-ChipDebugfollowWinter等级-LV1-ChipDebug

【FPGA图像处理实战】- RGB与HSV互转5

followWinter等级-LV1-ChipDebug1年前发布
4100
yzllee的头像-ChipDebugyzllee徽章-资深玩家-ChipDebug等级-LV1-ChipDebug

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）20

yzllee徽章-资深玩家-ChipDebug等级-LV1-ChipDebug6个月前回复
10011
yzllee的头像-ChipDebugyzllee徽章-资深玩家-ChipDebug等级-LV1-ChipDebug

万字长文带你搞懂JTAG的门门道道22

yzllee徽章-资深玩家-ChipDebug等级-LV1-ChipDebug1年前发布
5700
yzllee的头像-ChipDebugyzllee徽章-资深玩家-ChipDebug等级-LV1-ChipDebug

【FPGA图像处理实战】- 彩色图像灰度化3

yzllee徽章-资深玩家-ChipDebug等级-LV1-ChipDebug1年前回复
3110
fifo的头像-ChipDebugfifo等级-LV1-ChipDebug

DAC产生刺激信号，求大佬解答

fifo等级-LV1-ChipDebug1年前回复
810
willansb502的头像-ChipDebugwillansb502徽章-元老玩家-ChipDebug等级-LV1-ChipDebug

使用 Verilator 进行 Verilog Lint

willansb502徽章-元老玩家-ChipDebug等级-LV1-ChipDebug1年前发布
3000
宁好的头像-ChipDebug宁好等级-LV1-ChipDebug

语法问题求解答1

宁好等级-LV1-ChipDebug1年前回复
3220
123…21跳转

分享
FPGA常见问题-ChipDebug

FPGA常见问题

FPGA常见问题，如仿真，时序，设计思路等。
发布
帖子
613
互动
404
阅读
5.1W+
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享

最新的帖子

在手机上浏览此页面