论坛标签 LatticeECP3-ChipDebug-第3页

标签

LatticeECP3

帖子数

187

阅读量

4424

等级-LV1-ChipDebug

6年前发布23次阅读

PPLVDS是什么？LVDS和PPLVDS的区别是什么？l LATECIECP3设备支持这个接口吗？

点到点LVDS（PPLVDS）是PPDS接口，用于列驱动器接口。对于特性，请参阅DS1021，LATECIECP3族数据表中的Sysi/O差分电气特性部分。HTTP//www. LaTeleSeM.COM/VIEWIX文档？文档文件ID＝31998LVDS和PPLVDS的驱动能力是不同的。参见表9-11和表9-1212中的TN1177，LA...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布30次阅读

如何为双倍数据速率（DDR2）连接地址，控制和数据线的终端？

通常串联终端靠近源并且并行接近目的地。对于地址和控制线，串联终端应靠近FPGA或靠近存储器的并行。但对于双向数据线，On Die Termination（ODT）用于实现此功能：在写入期间，存储器中的ODT是开放的，在读取期间，FPGA中的ODT应该是开放的。因为我们设备中...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布12次阅读

在莱迪思HDMI / DVI接口参考设计-RD1097中，字对齐信号如何在HDMI（高清晰度多媒体接口）中工作？

复位（或重新同步被触发）后，如果检测到8个连续的特殊字节（用于进行字对齐的空白周期），则信号word_aligned将被置位，在发出复位或重新同步之前不会取消置位。
如果在2 ^ 12字节中无法检测到8个连续的特殊字节，则将断言信号word_align_err。这将触发内部...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布10次阅读

当LatticeECP3延迟锁定环（DLL）未被锁定时，我该怎么办？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布16次阅读

Lattice高清多媒体接口/数字视频接口（HDMI / DVI）参考设计-RD1097能否支持更多分辨率？

是。串行器 - 解串器（SERDES）的某些设置通过串行通信接口（SCI）进行调整，以支持低至800x600 @ 60Hz的更高分辨率。
SERDES中使用“仅10B”模式用于我们的高清多媒体接口/数字视频接口（HDMI / DVI）参考设计。通过测试，已经证明不支持低比特率（例如640x4...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布27次阅读

SPI闪存的配置文件（如ECP3比特流）是否保持固定大小，而不管FPGA设计的大小如何？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布19次阅读

为什么来自DQS缓冲器的90度相移时钟输入无法对DDR数据进行采样？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布31次阅读

什么是点对点低电压差动信令（PPLVDS）？低压差分信号（LVDS）与PPLVDS之间的区别是什么？

LVDS（低电压差分信令），也称为TIA/EIA 644，是美国国家半导体公司于1994推出的差分数据传输标准。它以千兆比特（Gbps）的速度使用廉价的双绞线电缆，同时消耗毫瓦（MW）功率。PPLVDS是LVDS的另一种形式，它代表点到点LVDS。它是最简单的总线配置，一端具有...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布5次阅读

在未使用的LATECIECP3 EA银行上，连接到已知状态或未连接的VCCIO焊盘的推荐连接是什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布21次阅读

我可以用自定义数据（例如，修订ID）替换LaTeCeCp3比特流报头中的虚拟位吗？

是的，可以使用LATECIECP3比特流报头中的虚拟位并用自定义数据替换。头中包含两个包含1s的哑字节。您可以用头中的自定义数据来替换这两个哑字节。您应该注意确保自定义数据看起来不像配置前同步。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布14次阅读

当使用菱形菱形设计软件中的“生成层次”特征时，是否有办法忽略转换/断言之间的语句？

默认情况下，“生成层次结构”不会忽略转换OPE/ON之间的语句。但是，“生成层次结构”特性可以被设置为忽略在翻译OF/ON之间的语句，这要通过：工具->选项-> HDL图表->通用，也不要用\U201dBILLT Office \U201D来检查框。这仅是包含HD的旧版本菱形设...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布46次阅读

“APIO”在莱迪思钻石地图报告中代表什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布28次阅读

LatticeECP3的LUT内部的传播延迟是多少？

SLICE是LatticeECP3器件的基本逻辑单元，每个SLICE包含两个LUT4。 A / B / C / D是LUT的输入端口，FCI是进位链的输入端口，F是LUT4的输出端口，OFX是LUT6的输出端口，FCO是进位链的输出端口。
LUT4延迟表示A至D输入至F输出，而LUT6延迟表示A至D输入至OFX输出...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布52次阅读

在Place and Route TRACE报告中，在哪里可以看到输入延迟块中所做更改的结果？

该
放置和路线TRACE
如果延迟值是静态的，报告将仅显示输入数据DELAY块的延迟。这些变化可以在“DI_SET”＆amp;的值中看到。 INPUT_SETUP首选项部分下的“DI_HLD”参数
跟踪

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布7次阅读

当我将TX的LaTeCeCp3 Serds/PC配置为RX串行回送模式时，为什么我会收到数据错误？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布13次阅读

格式化HDR-60布局文件是在AlRGRO？BRD格式，可以格子翻译文件到其他格式？

情境：格子为格子HDR-60评估板提供了AldRoG.BRD格式化布局文件。设计者希望将布局导入到另一个首选的PCB布局工具中。格子能把布局文件转换成其他格式吗？答：正式答案是否定的，在PCB版面翻译实质上是所有第三方，外部支持格格提供HDR60。为了正确地将PCB布局...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布19次阅读

输出使能信号可以用于LatticeECP3器件上的7：1 LVDS（低压差分信号）设计吗？

对于7：1 LVDS设计，它通常用于单向视频数据传输。在莱迪思的相关参考设计 - RD1030 /等中，数据通过输出缓冲器（OB）原语驱动到LVDS输出焊盘
要临时关闭LVDS输出以节省功耗，请将“OB”原语替换为带有三态（OBZ）原语的输出缓冲区。 “OBZ”原语的详细信息可...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布11次阅读

当我在从SPI模式发送读ID指令时，为什么我观察到设备的JTAG ID代码以位反转格式？

这是发送设备的JTAG ID的常用方式。为了符合IEEE STD.114.1测试访问端口和边界扫描架构，设备ID的比特0（LSB）必须是从设备发送的第一比特。最后一位是位31（MSB）。编写自己的从属SPI接口控制器的用户必须在手之前意识到这一点。如果使用格子从SPI嵌入流，您...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布32次阅读

当MUX驱动IDDR / ODDR组件的时钟时，为什么会出现netsanitycheck Place and Route（PAR）错误？

netsanitycheck错误表示通用路由用于驱动IDDR和/或ODDR组件。必须修改逻辑以使用专用时钟资源：
解决方案1：不要使用通用逻辑（例如，由LUT实现的MUX）来为IDDR / ODDR生成时钟。解决方案是使用动态时钟选择（DCS）代替MUX功能。
解决方案2：使用DCS时使用专...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布17次阅读

当参考时钟停止时，LatticeECP3上的时钟数据恢复（CDR）锁定引脚丢失如何工作？

CDR锁定检测电路是基于参考时钟的数字计数器。如果在CDR被锁定时移除时钟，CDR失锁将继续指示锁定状态（上次注册状态）。
如果移除了接收器的输入，则假设参考时钟正在运行，锁定检测电路将花费一些时间来检测解锁。
锁定响应时间的LatticeECP3 CDR丢失列于表...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布12次阅读

如何将“LaTeCeCp3IO协议”评估板恢复到原来的工厂编程？

情况：一位工程师一直在学习使用格子工具，试用IPS并在LigTeCeP3IO协议评估板上对格子设备中可用的特性进行实验。在使用过程中，评估板上的两个可支持的可编程器件中的一个已经被擦除或重新编程到板不再能够被编程的地方。因此，希望将评估板返回工厂默认编程...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布13次阅读

在LatticeECP3器件上实现通用DDR接口时，可以使用VTT的片上并行端接吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布17次阅读

当使用具有不同的读写端口数据宽度的格子IPExcel的FIFOOYDC时，总线订购方式有什么用？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布20次阅读

当子模块与源代码中的HGROUP属性分组时，为什么子布局（PAR）之后子模块中的某些逻辑没有打包到组中？

有时，默认情况下，Synplify会将一些逻辑移出子模块以进行优化。为了避免它，应该在子模块中添加syn_hier属性。
用法示例如下所示：
在Verilog，
模块dp（clk，rst，din，dout）/ * synthesis syn_hier =“fixed”* /;

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布12次阅读

我们可以将LVCMOS33输入分配到与LatticeECP3器件的SSTL15输出相同的存储区中吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布33次阅读

跟踪报告中“潜在电路回路在时序分析中发现”意味着什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布50次阅读

如何确定LatticeECP3器件上的热插拔I / O的确切数量？

I / O焊盘是否可热插拔取决于焊盘的位置而不是包含焊盘的存储区。位于LatticeECP3器件顶部和底部的所有通用I / O焊盘都是可热插拔的。这些引脚通过引脚排列表中的“PTxxA / B和PBxxA / B”引脚/球位置识别。 PB / PL / PR / PT分别表示PIO Bottom / Left / Ri...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布9次阅读

为什么我的LaTeCeCp3通用DDR接口失败地图设计过程中关于缺少IDRAPAPS属性的错误？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布43次阅读

LatticeECP3 LVDS25可以由发射器设备的LVDS18输出驱动吗？反过来怎么样？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布10次阅读

为什么PLL仿真模型的行为与硬件不同？

PLL主要是模拟电路。因此，PLL仿真模型不能以与硬件操作相同的方式运行。。PLL仿真模型还侧重于将合理的仿真时间与实际硬件结果进行平衡。。例如，当输入时钟和参考时钟之间发现不匹配时，PLL模拟将立即失锁并且输出时钟将变为低电平。。在硬件中，PLL需要一...

Lattice-莱迪斯

评分

上一页 1 234 5…7 下一页