首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogiCORE IP DisplayPort v4.2(Rev.1) – 为什么在使用Cadence IUS进行仿真时会收到名称保护错误?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
QSGMII核心 – 收发器RX均衡器的LPM和DFE模式选择
xilinx_wiki
7年前发布
196
0
0
xilinx_wiki
2014.2 IPI – 错误:[BD 41-1075]无法为0x40000000 [2G]创建地址段,因为建议的地址<0x40000000 [2G]>未对齐
1
xilinx_wiki
7年前发布
96
0
0
xilinx_wiki
MIG UltraScale DDR4 – MIG GUI中显示的Micron DDR4部件名称已过时
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC – I2C – PS7 IIC是否具有类似于AXI IIC的惯性延迟?
xilinx_wiki
7年前发布
30
0
0
xilinx_wiki
Zynq-PS QSPI驱动程序从线性模式切换到I / O模式问题
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
MIG UltraScale DDR3 / DDR4 – MIG是否支持手动发出REFRESH命令?
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
Vivado – 严重警告:[时序38-1]在没有反馈网络的时钟修改单元clk_gen_i0 / clk_core_i0 / inst / mmcm_adv_inst上使用的DLL输出引脚:CLKOUT0 CLKOUT1
2
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
7系列MIG – DDR3 – app_rd_data_end保持高位
1
xilinx_wiki
7年前发布
97
0
0
xilinx_wiki
“项目摘要”中的Vivado – DRC违规区域显示存在DRC错误,但“消息”窗口中没有错误
1
xilinx_wiki
7年前发布
52
0
0
xilinx_wiki
LogiCORE DisplayPort v4.2版本1及更早版本 – GTP和GTH – 生产重置DRP序列可能处于挂起状态,需要重新配置才能恢复
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
如何在UltraScale GT向导中创建SIMPLEX TX或RX接口?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogiCORE IP视频去隔行器v3.00.a – 为什么控制寄存器中的接受视频位总是回读为'0'?
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
LogiCORE IP视频去隔行器v3.00.a – 视频去隔行器的补丁更新
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
2014.2 – Vivado仿真器 – 在VCS中仿真Zynq系统示例项目
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
适用于PCI Express Gen3的AXI桥接器 – 适用于Vivado 2014.3和更新工具版本的发行说明和已知问题
xilinx_wiki
7年前发布
26
0
0
xilinx_wiki
2014.3 Vivado串行I / O调试 – IBERT – 从2014.2升级到Rxrefclk为640时出错
1
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
2014.2 – Vivado Logic Debug – 从综合设计中删除调试内核,不会删除所有xdc约束
xilinx_wiki
7年前发布
77
0
0
xilinx_wiki
Virtex UltraScale ASCII封装文件更新的设计咨询
xilinx_wiki
7年前发布
62
0
0
xilinx_wiki
MIG 7系列AXI DDR3 / DDR2 – 在MIG内启用“窄突发”选项不会影响RTL,参数保持设置为“0”
xilinx_wiki
7年前发布
56
0
1
xilinx_wiki
Zynq-7000 – 运行PS USB外设驱动程序示例中的错误(Xilinx答复58277)
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
Vivado综合 – Vivado综合是否利用奇偶校验位进行非对称Block RAM(BRAM)推理?
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
Vivado综合 – 读取外部文件中的十进制值以初始化BRAM不起作用
xilinx_wiki
7年前发布
37
0
0
xilinx_wiki
Virtex UltraScale FPGA的设计咨询主答复记录
xilinx_wiki
7年前发布
70
0
0
xilinx_wiki
许可 – 尝试在同一服务器上为基于证书和激活的浮动许可证提供服务:无法创建信号量锁定
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
FIR编译器v7.2系统生成器块行为仿真与实现的网表不匹配。
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
MIG 7系列 – MIG 7系列自定义GUI无法为以下器件打开
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
Vivado – Xilinx Vivado设计套件中提供哪些器件支持?
xilinx_wiki
7年前发布
127
0
0
xilinx_wiki
14.7 SDK:错误:系统内Programmer报告错误:块/扇区映射的CFI查询返回不一致的结果!
1
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
vivado 2014.2 Accumulator v12.0;在fabric和dsp48中实现时,累加器HDL网表仿真的行为不一样
xilinx_wiki
7年前发布
77
0
0
上一页
1
…
102
103
104
105
106
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则