Xilinx-AMD FPGA 开发调试分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Xilinx-AMD-ChipDebug

Xilinx-AMD

帖子 1.1W+互动 479关注 143

赛灵思是FPGA、可编程SoC及ACAP的发明者，其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。

Xilinx-AMD-ChipDebug

超级版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

4年前更新116次阅读

【Vivado那些事儿】FPGA中逻辑资源和门的对应关系

在平时工作中，经常会听到哪个FPGA或者某个芯片包含了几百万门，每次听到这种数字，很多FPGA工程师都会一愣一愣的，因为大家...

【Vivado那些事儿】FPGA中逻辑资源和门的对应关系-ChipDebug

【Vivado那些事儿】FPGA中逻辑资源和门的对应关系-ChipDebug

【Vivado那些事儿】FPGA中逻辑资源和门的对应关系-ChipDebug

【Vivado那些事儿】FPGA中逻辑资源和门的对应关系-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新72次阅读

通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作

本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。设计示例是使用 Vivado® 2020.2 版本创...

通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作-ChipDebug

通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作-ChipDebug

通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作-ChipDebug

+8

通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新276次阅读

开源、低成本的Xilinx FPGA下载器

目前主流的Xilinx下载器主要有两种：一种是Xilinx官方出品的Xilinx Platfom Cable USB，还有一个就是Xilinx的合作伙伴Digilent...

开源、低成本的Xilinx FPGA下载器-ChipDebug

开源、低成本的Xilinx FPGA下载器-ChipDebug

开源、低成本的Xilinx FPGA下载器-ChipDebug

+5

开源、低成本的Xilinx FPGA下载器-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新402次阅读

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核

之前介绍了ARM DesignStart计划，其中提到了Cortex-M1/M3 DesignStart FPGA版本支持Xilinx和国产Gowin平台，本篇文章将手把手教...

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核-ChipDebug

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核-ChipDebug

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核-ChipDebug

+45

手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新176次阅读

如何读取FPGA芯片的序列号ID？

用过单片机的朋友都知道，单片机芯片内部都有一串序列号，比如STM32，称之为Unique device ID，是一个96Bit的只读数据。和单片机...

如何读取FPGA芯片的序列号ID？-ChipDebug

如何读取FPGA芯片的序列号ID？-ChipDebug

如何读取FPGA芯片的序列号ID？-ChipDebug

+10

如何读取FPGA芯片的序列号ID？-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新90次阅读

在 xilinx Versal FPGA中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作

本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。设计示例是使用 Vivado® 2020.2 版本创...

在 xilinx Versal FPGA中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作-ChipDebug

在 xilinx Versal FPGA中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作-ChipDebug

在 xilinx Versal FPGA中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作-ChipDebug

+8

在 xilinx Versal FPGA中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新117次阅读

vivado-资源与功耗随笔

问题描述
在做一些项目的时候，拿到算法模型之后，开始进行FPGA代码的实现，在最开始的实现过程中，由于缺乏经验，往往只考虑实现功能，在资源的使用上不够“抠”，耗费了大量的LUT、FF、RAM、BUFG、DSP等各种资源，造成的后果：
1，资源使用超标，超过...

评分

等级-LV1-ChipDebug

1年前更新399次阅读

Vivado2022.2更新，新特性值得关注

1导言Vivado2022.2终于发布，本次比较有意思的更新为IP配置文件由XML修改为JSON以及安装的磁盘空间占用大幅度减小，安装常用的器...

Vivado2022.2更新，新特性值得关注-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新115次阅读

在 FPGA 上快速构建 PID 算法

作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。一种非常常用的算法是比例积分微分控制器（proporti...

在 FPGA 上快速构建 PID 算法-ChipDebug

在 FPGA 上快速构建 PID 算法-ChipDebug

在 FPGA 上快速构建 PID 算法-ChipDebug

+3

在 FPGA 上快速构建 PID 算法-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新72次阅读

如何使用2022.1版本工具链实现ZCU102 USB启动（下）

作者：Gaofeng，AMD 赛灵思开发者根据上篇的博客把启动镜像制作完成后，进行测试：插好USB线和串口，设置ZCU102上的拨码开关SW6[...

如何使用2022.1版本工具链实现ZCU102 USB启动（下）-ChipDebug

如何使用2022.1版本工具链实现ZCU102 USB启动（下）-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新114次阅读

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）

文作者：赛灵思工程师 Zhao Gaofeng 本文依据 Vivado 2022.1 版本工具链的特性，对 UG1209（最新版本为 2020.1 ）中介绍的 U...

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）-ChipDebug

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）-ChipDebug

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）-ChipDebug

+8

开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）-ChipDebug

评分

fpgaFans, fpgaFans

等级-LV1-ChipDebug

4年前更新203次阅读

Xilinx推出了新一代功耗评估工具PDM

在发布Vivado 2022.2的同时，Xilinx推出了新一代功耗评估工具：PDM（Power Designer Manager）。这里我们首先介绍一下它与XPE（X...

Xilinx推出了新一代功耗评估工具PDM-ChipDebug

Xilinx推出了新一代功耗评估工具PDM-ChipDebug

Xilinx推出了新一代功耗评估工具PDM-ChipDebug

+8

Xilinx推出了新一代功耗评估工具PDM-ChipDebug

评分

等级-LV1-ChipDebug

4年前发布13次阅读

VIVADO如何实现对一个波形信号进行差分鉴频？

求大神解答

评分

等级-LV2-ChipDebug

4年前更新85次阅读

HLS通过ALLOCATION减少资源

Vitis HLS会自动探测算法中的并行性，尽可能将函数或逻辑并行执行以降低整体的Latency。例如，我们以如下函数为例。待综合的顶层...

HLS通过ALLOCATION减少资源-ChipDebug

HLS通过ALLOCATION减少资源-ChipDebug

HLS通过ALLOCATION减少资源-ChipDebug

+2

HLS通过ALLOCATION减少资源-ChipDebug

1

等级-LV1-ChipDebug

4年前发布156次阅读

提问pynq z2使用spi slave模式相關問題

目前pynq z2使用spi的slave模式，但在跟dsp溝通的時候會有問題。我們原先猜測是會多一個0在最前面，像是我原先要傳 1111111111111111 結果會變成 0111111111111111，多的1會被推到下一列，試著手動全部往前推一位後仍然會一些有錯誤，不知道這個問題是甚麼導...

评分

等级-LV1-ChipDebug

4年前更新150次阅读

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记

应用笔记简要描述Xilinx Zynq 系列器件XADC的相关资源及若干种应用。参考文档：（1） ug480：7Series_XADC.pdf；（2）xapp795：d...

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记-ChipDebug

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记-ChipDebug

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记-ChipDebug

+1

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记-ChipDebug

评分

fpgaFans, fpgaFans

等级-LV1-ChipDebug

4年前更新190次阅读

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统

第一部分设计概述1.1 设计目的本设计针对低照度高动态情况下，单帧图像曝光不足导致的图像噪声大、色彩失准等问题，在传统的 HD...

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

+11

基于 Xilinx ZYNQ-7000 FPGA多帧融合的智能相机处理系统-ChipDebug

1

等级-LV1-ChipDebug

4年前更新109次阅读

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？

[导读] 最近使用ZYNQ做一个高速数据采集，需要访问一个ADI的高速模数采样芯片，该芯片是利用三线制实现读以及写的功能。三线制实...

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

+3

xilinx FPGA ZYNQ 一行代码不敲就构建三线制SPI驱动？-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新131次阅读

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！

[导读] 基于ZYNQ实现复杂嵌入式系统非常便利，其应用领域也越来越广泛，本文来从对ZYNQ芯片架构的理解来谈谈个人体会俯瞰zynqZYN...

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

+2

使用Xilinx ZYNQ FPGA实现复杂嵌入式系统，真的好用！-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新173次阅读

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统

第一部分设计概述1.1 设计目的近些年随着人工智能技术的发展，深度神经网络算法逐步在星载、机载等遥感数据处理中得到广泛应用...

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

+23

基于 Xilinx VC709 FPGA 板卡的遥感图像智能处理系统-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新93次阅读

FPGA 编程三大范例

注释：本文节选自赛灵思《Vitis 高层次综合用户指南 (UG1399)》v2021.2，仅作为个人学习记录之用，侵删。
虽然 FPGA 可使用 Ve...

FPGA 编程三大范例-ChipDebug

FPGA 编程三大范例-ChipDebug

FPGA 编程三大范例-ChipDebug

+3

FPGA 编程三大范例-ChipDebug

评分

等级-LV2-ChipDebug

4年前更新71次阅读

基于 ZYNQ 的激光雷达三维建模

第一部分设计概述1.1 设计目的近年来，机器学习，无人驾驶等领域是十分热门的研究话题。在这些领域中，电脑对环境的感知十分重...

基于 ZYNQ 的激光雷达三维建模-ChipDebug

基于 ZYNQ 的激光雷达三维建模-ChipDebug

基于 ZYNQ 的激光雷达三维建模-ChipDebug

+8

基于 ZYNQ 的激光雷达三维建模-ChipDebug

评分

等级-LV2-ChipDebug

4年前更新209次阅读

FPGA时序分析—vivado篇

最近看了看了一篇《vivado使用误区与进阶》的文章，觉得写得挺不错了，看完后自己对时序分析又有了更深一层的理解，故记录下来。...

FPGA时序分析—vivado篇-ChipDebug

FPGA时序分析—vivado篇-ChipDebug

FPGA时序分析—vivado篇-ChipDebug

+19

FPGA时序分析—vivado篇-ChipDebug

1

等级-LV1-ChipDebug

4年前更新38次阅读

Dell’Oro_Group发布报告：在这个优势领域，华为依旧是全球第一

10月8日市场研究公司Dell'Oro Group正式发布了2022年上半年全球电信设备市场报告，报告显示过去的上半年全球电信设备收入同比增...

Dell'Oro_Group发布报告：在这个优势领域，华为依旧是全球第一-ChipDebug

Dell'Oro_Group发布报告：在这个优势领域，华为依旧是全球第一-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新61次阅读

Xilinx FPGA AI开发工具AIE(4)—AIE编译器和X86模拟器

在之前的文章中，我们介绍了如何在Vitis下创建一个AIE工程以及AIE工程中的graph和kernel等基本概念，回顾一下，我们可以看到AIE...

Xilinx FPGA AI开发工具AIE(4)—AIE编译器和X86模拟器-ChipDebug

Xilinx FPGA AI开发工具AIE(4)—AIE编译器和X86模拟器-ChipDebug

Xilinx FPGA AI开发工具AIE(4)—AIE编译器和X86模拟器-ChipDebug

+9

Xilinx FPGA AI开发工具AIE(4)—AIE编译器和X86模拟器-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新171次阅读

Xilinx FPGA AI开发工具 AIE(3)—理解AIE编程中的Kernel

在上一篇文章中我们介绍了AIE中的graph。graph通常在一个.h文件中描述，可认为是AIE应用工程的顶层文件，位置仅次于仿真文件，我...

Xilinx FPGA AI开发工具 AIE(3)—理解AIE编程中的Kernel-ChipDebug

Xilinx FPGA AI开发工具 AIE(3)—理解AIE编程中的Kernel-ChipDebug

Xilinx FPGA AI开发工具 AIE(3)—理解AIE编程中的Kernel-ChipDebug

等级-LV1-ChipDebug

作者2

https://chipdebug.com/forum-post/52660.html https://chipdebug.com/forum-post/52681.html

评分

等级-LV1-ChipDebug

4年前更新45次阅读

Xilinx FPGA AI开发工具AIE(5)—针对AI Engine进行编译

在上一篇文章中，我们介绍了针对x86处理器编译AIE并执行功能仿真。在本篇文章中，我们将介绍针对AI Engine模型编译AIE并执行仿真...

Xilinx FPGA AI开发工具AIE(5)—针对AI Engine进行编译-ChipDebug

Xilinx FPGA AI开发工具AIE(5)—针对AI Engine进行编译-ChipDebug

Xilinx FPGA AI开发工具AIE(5)—针对AI Engine进行编译-ChipDebug

+7

Xilinx FPGA AI开发工具AIE(5)—针对AI Engine进行编译-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新33次阅读

Xilinx FPGA AI开发工具 AIE(6)—用Vitis Analyzer查看AIE编译结果

在上一篇文章中我们介绍了运行AIE编译器编译graph和kernel相关代码，目标是AIE仿真器。这篇文章我们将重点介绍如何用Vitis Analy...

Xilinx FPGA AI开发工具 AIE(6)—用Vitis Analyzer查看AIE编译结果-ChipDebug

Xilinx FPGA AI开发工具 AIE(6)—用Vitis Analyzer查看AIE编译结果-ChipDebug

Xilinx FPGA AI开发工具 AIE(6)—用Vitis Analyzer查看AIE编译结果-ChipDebug

+6

Xilinx FPGA AI开发工具 AIE(6)—用Vitis Analyzer查看AIE编译结果-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新53次阅读

Xilinx FPGA AI开发工具 AIE(7)—理解Runtime Ratio

在描述graph的.h文件中，我们需用对每个kernel设置runtime ratio，如下图所示代码第26行和第27行。通常这个值介于0和1之间，表征...

Xilinx FPGA AI开发工具 AIE(7)—理解Runtime Ratio-ChipDebug

Xilinx FPGA AI开发工具 AIE(7)—理解Runtime Ratio-ChipDebug

Xilinx FPGA AI开发工具 AIE(7)—理解Runtime Ratio-ChipDebug

+3

Xilinx FPGA AI开发工具 AIE(7)—理解Runtime Ratio-ChipDebug

评分

等级-LV1-ChipDebug

4年前更新87次阅读

Xilinx FPGA AI开发工具AIE(8)—创建一个包含PL/PS/AIE的Vitis工程（1）

打开Vitis例子工程首先，按照下述步骤打开Vitis例子工程：第一步：打开Vitis 2021.2，设置好workspace第二步：在Welcome页...

Xilinx FPGA AI开发工具AIE(8)—创建一个包含PL/PS/AIE的Vitis工程（1）-ChipDebug

Xilinx FPGA AI开发工具AIE(8)—创建一个包含PL/PS/AIE的Vitis工程（1）-ChipDebug

Xilinx FPGA AI开发工具AIE(8)—创建一个包含PL/PS/AIE的Vitis工程（1）-ChipDebug

+10

Xilinx FPGA AI开发工具AIE(8)—创建一个包含PL/PS/AIE的Vitis工程（1）-ChipDebug

评分

上一页 1…8 91011 12…368 下一页跳转

143人已关注

Xilinx-AMD-ChipDebug

Xilinx-AMD

赛灵思是FPGA、可编程SoC及ACAP的发明者，其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。

帖子

1.1W+

互动

479

阅读

34W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则