首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 376
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
Harman
2年前更新
6次阅读
关注
Xilinx FPGA AI开发工具 AIE(7)—理解Runtime Ratio
在描述graph的.h文件中,我们需用对每个kernel设置runtime ratio,如下图所示代码第26行和第27行。通常这个值介于0和1之间,表征...
+3
评分
回复
分享
Harman
2年前更新
20次阅读
关注
Xilinx FPGA AI开发工具AIE(8)—创建一个包含PL/PS/AIE的Vitis工程(1)
打开Vitis例子工程 首先,按照下述步骤打开Vitis例子工程:第一步:打开Vitis 2021.2,设置好workspace第二步:在Welcome页...
+10
评分
回复
分享
Harman
2年前更新
6次阅读
关注
Xilinx FPGA AI开发工具 AIE(9)—创建一个包含PL/PS/AIE的Vitis工程(2)
在前一篇文章中我们介绍了如何创建一个包含PL/PS和AIE三个domain的Vitis工程,接下来我们介绍一下如何编译该工程。 打开文件ful...
+9
评分
回复
分享
Harman
2年前更新
3次阅读
关注
Xilinx FPGA AI开发工具 AIE(13)—标量/向量处理单元
AI Engine包含一个标量处理单元和一个向量处理单元。其中标量处理单元用于程序控制(分支,比较)、标量数学运算、非线性函数和...
+1
评分
回复
分享
Harman
2年前更新
34次阅读
关注
Xilinx FPGA AI开发工具 AIE(14)—AI Engine API简介
起初,在Xilinx推出包含AI Engine的FPGA芯片Versal AI Core时,针对AI Engine的编程方式为Intrinsics。Intrinsics可理解为已经被...
评分
回复
分享
Harman
2年前更新
7次阅读
关注
Xilinx FPGA AI开发工具AIE(15)—AI Engine中的数据类型(1)
数据类型是我们使用C++编程时必须明确的一项内容。针对AI Engine,这一点尤为重要。因为不同的数据类型所支持的运算是不同的。对...
评分
回复
分享
Harman
2年前更新
8次阅读
关注
Xilinx FPGA AI开发工具AIE(16)—AI Engine中的数据类型(2)
除了向量vector之外,AI Engine还提供另一种数据类型累加器accum。累加器本质上是乘法器的输出,与vector类似,有固定的硬件单元...
评分
回复
分享
Harman
2年前更新
26次阅读
关注
xilinx FPGA 开发工具 Vivado log文件包含什么信息(1)
无论是综合(Synthesis)还是实现(Implementation),Vivado在运行过程中都会生成日志文件。文件名为runme.log。这个文件位于相...
+8
评分
回复
分享
Harman
2年前更新
4次阅读
关注
Xilinx FPGA开发工具 Vivado增量综合技术
Vivado不仅提供了增量布局布线,还提供了增量综合。这对于进一步缩短编译时间是很有帮助的。通常情况下,使用增量综合可以使综合...
评分
回复
分享
Harman
2年前更新
7次阅读
关注
为什么在Xilinx FPGA的手工布线中Pblock最好是矩形?
在DFX设计中,我们要手工布局(floorplan)完成面积和位置约束;在非DFX设计中,有时为了实现时序收敛,我们也会用手工布局的方...
评分
回复
分享
Adolph
2年前更新
8次阅读
关注
Xilinx FPGA开发工具 Vivado机器学习策略怎么用
Vivado机器学习策略随着版本的更新也一直在演进,在最新发布的2022.1版本中,机器学习策略的用户友好性进一步增强。 使用机器学...
+3
评分
回复
分享
Adolph
2年前更新
8次阅读
关注
Xilinx FPGA 功耗评估工具 XPE中的routing complexity怎么填?
在对Xilinx FPGA设计进行功耗评估时,都要用到XPE(Xilinx Power Estimator)。从2015.4版本开始,针对UltraScale/UltraScale+...
评分
回复
分享
Adolph
2年前更新
7次阅读
关注
xilinx FPGA 跟I/O相关的几个tcl命令分享
设计分析时,我们除了查看资源利用率、时序指标、功耗等基本信息之外,有时也需要查看跟输入/输出管脚相关的信息,此时,就要用...
评分
回复
分享
Adolph
2年前更新
95次阅读
关注
xilinx FPGA开发工具Vivado下查看芯片资源
在芯片选型时,我们常常需要查看芯片的资源情况,此时,就要用到选型手册。通常,Xilinx对于每个系列的FPGA都会有对应的选型手册...
评分
回复
分享
Adolph
2年前更新
6次阅读
关注
Xilinx FPGA开发工具Vivado Synthesis的各种流程讲解
全局综合(Global Synthesis)全局综合意味着整个设计在一个Synthesis Design Run流程中完成,这样会带来几个好处。一是使得综...
+3
评分
回复
分享
alienzhou
2年前更新
5次阅读
关注
Xilinx FPGA AI开发工具AIE(17)—更新RTP(1)
AIE Kernel有时需要由外部提供参数更新kernel行为,此时就要用到RTP(Run-Time Parameter)。AIE支持两种类型的RTP,一种是异步...
+2
评分
回复
分享
alienzhou
2年前更新
6次阅读
关注
Xilinx FPGA AI开发工具AIE(18)—更新RTP(2)
如前所述,RTP也可以是数组。我们看一下数组为RTP的一个例子。如下图所示,HLS Kernel random_noise产生输入数据传递给AIE Ker...
+3
评分
回复
分享
alienzhou
2年前更新
5次阅读
关注
Xilinx FPGA AI开发工具AIE(19)—Packet Switching(1)
多个stream数据流可以共享一个物理通道,这个物理通道可以是PL到AIE也可以是AIE到PL。这样的好处是节省了PL接口,尤其适用于低带...
+6
评分
回复
分享
senntyou
2年前更新
4次阅读
关注
Xilinx FPGA AI开发工具AIE(20)—Packet Switching(2)
实际应用packet switching时,数据由PL侧生成通过PL Interface传递给AIE Kernel。这就要求PL侧需要按照packet的格式发送数据。...
评分
回复
分享
senntyou
2年前更新
2次阅读
关注
Xilinx FPGA 开发工具Vitis HLS 2022.1新特性: performance pragma
Vitis HLS 2022.1新增了一个pragma名为performance,其施加对象是指定函数或循环。如果是循环,要求循环边界是固定常数,若循环...
评分
回复
分享
senntyou
2年前更新
20次阅读
关注
Xilinx FPGA开发工具Vitis HLS 2022.1:如何阅读C Synthesis生成报告
相比于Vivado HLS,Vitis HLS在C Synthesis之后生成的报告内容更加丰富,更有利于工程师对设计进行分析。这里我们以Vitis HLS 20...
+5
评分
回复
分享
senntyou
2年前更新
6次阅读
关注
用硬件思维描述Xilinx FPGA开发工具HLS设计
ESL (Electronic System Level)设计理念最早可追溯至2001年,其核心思想是通过高层次语言如C/C++或图形设计工具描述或搭建系统行...
+5
评分
回复
分享
senntyou
2年前更新
56次阅读
关注
Xilinx FPGA开发工具Vitis Library你用了吗?
对于传统的RTL代码开发方式,Vivado提供了很多IP,这些IP已经通过验证,可以快速地布署在用户的设计中,从而加速开发进程,缩短...
+1
评分
回复
分享
senntyou
2年前更新
5次阅读
关注
如何在Xilinx FPGA开发工具HLS中使用AXI4-Stream接口
AXI4-Stream接口在进行数据传输时是顺序传输的,类似于FIFO,先进先出,这意味着需要映射为AXI4-Stream接口的函数形参只能被读取...
评分
回复
分享
senntyou
2年前更新
7次阅读
关注
Xilinx FPGA开发工具HLS四种方式推断出AXI4 Stream接口(2)
方式3:借助Stream实现AXI4 Stream接口Vitis HLS专门提供了stream库,若函数形参为stream类型,那么默认情形下Vitis HLS会将其映...
+3
评分
回复
分享
senntyou
2年前更新
8次阅读
关注
Xilinx FPGA开发工具HLS四种方式推断出AXI4 Stream接口(1)
为便于说明,我们用一个较为简单的算法——累加运算为例。假设每帧数据长度为4,累加运算就是求取这4个数据的和,如下图所示。不...
+4
评分
回复
分享
Simeone_xu
2年前更新
47次阅读
关注
基于Xilinx ZYNQ和7 Serises FPGA的MIPI DPHY 接口实现分享
这次分享一个在Xilinx FPGA实现MIPI DPHY接口的案例(包括CIS协议层)。截止目前为止,Xilinx仅在Ultrascale+及其以上版本的FPGA...
+1
评分
回复
分享
comehope
2年前发布
15次阅读
关注
FPGA CPLD 设计工具 Xilinx ISE 使用详解.pdf
下载链接: 美国赛灵思公司(Xilinx)是全球领先的可编程逻辑完整解决方案的供应商,赛灵思研发、制造并销售应用范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的 IP(Intellectual Property)核。赛灵思公司成立于 1984 年,首创了现场可编...
评分
2
分享
52fpga
2年前更新
246次阅读
关注
全网最全xilinx ise vivado license 分享,可以用到2037年!!!
# 2037年之前的任何ISE_Vivado版本(包括HLS、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能)都是永久使用。使用本license文件时要改名,文件名不能有汉字和空格。新建txt文件,复制以上内容到txt文件,然后改名为 vivadoLicence....
1
4
分享
wanakaka
2年前更新
21次阅读
关注
xilinx FPGA设计中的功耗分析
笔者经历过一个项目,整个系统的功耗达到了100w,而单片FPGA的功耗估计得到为20w左右,有点过高了,功耗过高则会造成发热量增大...
+8
评分
回复
分享
上一页
1
…
8
9
10
11
12
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
376
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则