首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 443
关注 130
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
XYShaoKang
3年前更新
7次阅读
关注
Xilinx FPGA的DNA是什么?
对于Xilinx的FPGA,每一片都有一个专门的ID,就像我们的身份证号一样,每个都不一样,Xilinx也形象的把这个ID叫做DNA。7系列...
评分
回复
分享
Yujiaao
3年前更新
13次阅读
关注
FPGA时序约束中false path和asynchronous的区别
在FPGA的开发中,对于两个异步时钟,如果我们可以在RTL的设计中保证这两个时钟域之间的处理都是正确的,那就可以让工具不分析这两个时钟域之间的交互。如果不设置的话,Vivado默认都会分析的,这样会大大增加Implementation的时间。
常用的不让工具分...
评分
回复
分享
Yujiaao
3年前更新
17次阅读
关注
FPGA 中的有符号数乘法
FPGA中乘法器是很稀缺的资源,但也是我们做算法必不可少的资源。7系列及之前的FPGA都是25x18的DSP,UltraScale中是27x18,我...
评分
回复
分享
Yujiaao
3年前更新
11次阅读
关注
Vivado中jobs和threads的区别?选择多个jobs能加快实现速度么?
在用Vivado对工程编译时,会弹出下面的对话框:备注:虽然FPGA不能叫编译,但很多工程师为了方便起见,将综合+实现+生成bit...
+3
评分
回复
分享
Mr_taotie
3年前更新
13次阅读
关注
进入FPGA IP Core的时钟,都不需要再手动添加约束么?
在FPGA的时序约束中,主时钟约束是第一步就要做的,主时钟通常有两种情形:一种是时钟由外部时钟源提供,通过时钟引脚进入FPG...
+3
评分
回复
分享
Mr_taotie
3年前更新
11次阅读
关注
Xilinx FPGA的虚拟时钟如何使用?
在我之前写的FPGA时序约束教程中,有一篇中讲到了虚拟时钟: FPGA时序约束理论篇之时钟周期约束但文中对虚拟时钟的应...
评分
回复
分享
starkwang
3年前更新
22次阅读
关注
Xilinx FPGA中HP HR HD bank分别是什么用途
在开发FPGA绑定管脚时,经常会看到HP Bank、HR Bank和HD Bank,它们分别是什么意思?分别可以适用于哪些应用个?
...
+4
评分
回复
分享
starkwang
3年前更新
3次阅读
关注
Xilinx FPGA 开发工具vivado如何快速找到schematic中的object
在Vivado中,可能由于某些逻辑输入悬空而导致Implementation的opt_design时会错,比如:
image-20220213154930313
报的错误...
评分
回复
分享
starkwang
3年前更新
26次阅读
关注
Xilinx FPGA中BEL Site Tile FSR SLR分别指什么?
在Xilinx FPGA中,从底层到整个设备可以划分为6个层次: BEL Site Tile FSR SLR Device
下面我们从下到上依次来看一下各个定义。...
+6
评分
回复
分享
alienzhou
3年前更新
15次阅读
关注
Xilinx FPGA时钟篇(一) 7系列的时钟结构
从本篇文章开始,我们来介绍下Xilinx FPGA的时钟结构、资源、用法,首先从7系列的FPGA开始,因为7系列的FPGA结构跟前面的有...
评分
回复
分享
alienzhou
3年前更新
93次阅读
关注
Xilinx FPGA时钟篇(二) 7系列clock region详解
上一篇文章我们讲到7系列FPGA的时钟结构,这篇文章我们来看下clock region内部都有哪些东西?
下面这个图是7系列FPGA的clock...
评分
回复
分享
alienzhou
3年前更新
151次阅读
关注
Xilinx FPGA时钟篇(三) MRCC和SRCC的区别
我们前面的两篇文章讲了7系列的时钟结构和clock region内部具体组成,这篇文章我们来讨论下MRCC和SRCC的区别。只有7系列的FP...
评分
回复
分享
alienzhou
3年前更新
15次阅读
关注
FPGA的HLS并行编程(一)–简介
GitHub上有个关于HLS并行编程的内容,个人看下来感觉还是很不错的,接下来我们会分享里面的一些内容,供大家学习参考。
1.1 高层...
+6
评分
回复
分享
Adolph
3年前更新
9次阅读
关注
使用HLS开发FPGA的 for循环优化
FOR循环优化基本概念从下面的例子中来解释for循环中的基本概念:image-20220529144034774图 4.1 for循环基本概念由于N等于3,...
+16
评分
回复
分享
liximomo
3年前更新
14次阅读
关注
体验一下“用python设计电路”
写代码:下面的myhdl代码写了一个模块top,里面有两个计数器:cnt1从0计到9,当cnt1=9时,cnt2从0计到4。 from myhdl import *
...
评分
回复
分享
LuckyHH
3年前更新
248次阅读
关注
Vivado 中Xilinx FPGA的 DDR4仿真
首先新建ddr的IP,具体每个参数的含义,可以参考之前写的
Virtex7 Microblaze下DDR3测试
再右键,打开IP的Example Design,这样...
+7
评分
回复
分享
weakish
3年前更新
25次阅读
关注
FPGA中的fast corner和slow corner是什么?
在FPGA的时序分析页面,我们经常会看到Max at Slow Process Corner和Min at Fast Process Corner,具体是什么含义呢?
image...
评分
回复
分享
weakish
3年前更新
13次阅读
关注
set_input_delay如何约束?
set_input_delay属于时序约束中的IO约束,我之前的时序约束教程中,有一篇关于set_input_delay的文章,但里面写的并不是很详...
+2
评分
回复
分享
weakish
3年前更新
10次阅读
关注
Xilinx FPGA 时序约束中 set_output_delay如何约束?
上一篇我们讲过set_input_delay:
set_input_delay如何约束?
什么是output_delay?
顾名思义,output_delay就是指输出端口...
+3
评分
回复
分享
geekdechao
3年前更新
251次阅读
关注
linux vivado安装时卡在最后一步解决方案
在ubuntu上安装vivado2021.1时,一直卡在最后一步:generating installed device list
安装其他版本也出现过该问题。
image-2022...
评分
回复
分享
alienzhou
3年前更新
6次阅读
关注
Vivado non-project模式示例
vivado有project模式和non-project模式,project模式就是我们常用的方式,在vivado里面新建工程,通过GUI界面去操作;non-projec...
评分
回复
分享
starkwang
3年前更新
14次阅读
关注
Xilinx FPGA开发工具 Vivado中的Elaborate是做什么的?
在Vivado的界面中,有个RTL ANALYSIS->Open Elaborated Design的选项,可能很多工程师都没有使用过。因为大家基本都是从Run S...
评分
回复
分享
starkwang
3年前更新
62次阅读
关注
【Vivado那些事儿】FPGA中逻辑资源和门的对应关系
在平时工作中,经常会听到哪个FPGA或者某个芯片包含了几百万门,每次听到这种数字,很多FPGA工程师都会一愣一愣的,因为大家...
评分
回复
分享
jianwenjuan
3年前更新
9次阅读
关注
通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作
本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。 设计示例是使用 Vivado® 2020.2 版本创...
+8
评分
回复
分享
alienzhou
3年前更新
143次阅读
关注
开源、低成本的Xilinx FPGA下载器
目前主流的Xilinx下载器主要有两种:一种是Xilinx官方出品的Xilinx Platfom Cable USB,还有一个就是Xilinx的合作伙伴Digilent...
+5
评分
2
分享
starkwang
3年前更新
203次阅读
关注
手把手教你在Xilinx FPGA上搭建一个ARM Cortex-M3软核
之前介绍了ARM DesignStart计划,其中提到了Cortex-M1/M3 DesignStart FPGA版本支持Xilinx和国产Gowin平台,本篇文章将手把手教...
+45
评分
1
分享
Mr_taotie
3年前更新
82次阅读
关注
如何读取FPGA芯片的序列号ID?
用过单片机的朋友都知道,单片机芯片内部都有一串序列号,比如STM32,称之为Unique device ID,是一个96Bit的只读数据。和单片机...
+10
评分
回复
分享
liximomo
3年前更新
14次阅读
关注
在 xilinx Versal FPGA中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作
本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。 设计示例是使用 Vivado® 2020.2 版本创...
+8
评分
回复
分享
eurkidu
3年前更新
93次阅读
关注
vivado-资源与功耗随笔
问题描述
在做一些项目的时候,拿到算法模型之后,开始进行FPGA代码的实现,在最开始的实现过程中,由于缺乏经验,往往只考虑实现功能,在资源的使用上不够“抠”,耗费了大量的LUT、FF、RAM、BUFG、DSP等各种资源,造成的后果:
1,资源使用超标,超过...
评分
回复
分享
BertramChen
3个月前更新
235次阅读
关注
Vivado2022.2更新,新特性值得关注
1导言Vivado2022.2终于发布,本次比较有意思的更新为IP配置文件由XML修改为JSON以及安装的磁盘空间占用大幅度减小,安装常用的器...
评分
1
分享
上一页
1
…
7
8
9
10
11
…
368
下一页
跳转
130人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
443
阅读
26.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则