首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
开发板与套件 – VCU108评估板开发板接口测试 – Silicon Labs CP210x USB UART驱动程序
xilinx_wiki
6年前发布
41
0
0
xilinx_wiki
Vivado分层设计 – “update_design -buffer_ports”命令无法工作
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
CPRI v6.1 – Virtex-6附加管道延迟数差异(PG056)
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
JESD204 v5.2(rev 1) – 2014.2的Rx链路错误状态自动清除补丁
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC:PS和PL eFUSE与Xilinx文档的汇总和关联
xilinx_wiki
6年前发布
112
0
0
xilinx_wiki
包装 – 当使用V10系列FloTHERM时,基于Delphi模型的仿真可能存在分歧问题。 XilinxDelphi热模型有问题吗?
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
2015.1:块设计Tcl导出无法重新创建项目并提供验证错误
1
xilinx_wiki
6年前发布
42
0
0
xilinx_wiki
2015.2 Vivado仿真器 – 仿真AXI BFM时,编译中收到以下错误 – 错误:[VRFC 10-1342] verilog 95 / 2K模式下不允许根范围声明
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
LogiCORE DisplayPort – XAPP1178 v2.0是否在KC705 Rev 1.1板上运行?
xilinx_wiki
6年前发布
50
0
0
xilinx_wiki
Xilinx PCI Express解决方案中心 – Xilinx开发板/套件和目标参考设计(TRD)
xilinx_wiki
6年前发布
25
0
0
xilinx_wiki
Xilinx PCI Express – 一般答复记录
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
2015.2 Vivado – 可以将严重警告提升为错误吗?
xilinx_wiki
6年前发布
60
0
0
xilinx_wiki
许可 – xilinxd退出状态255()
xilinx_wiki
6年前发布
41
0
0
xilinx_wiki
适用于Vivado 2016.1和更新工具版本的IEEE 802.3 25G RS-FEC核心的IP版本说明和已知问题
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
PetaLinux 2014.4 – “ip”命令无法正确定位CAN器件
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
IP Integrator – 在IPI中将本机ILA添加到接口(网络/总线捆绑)的各个网络中会破坏接口中的这些连接
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
LogiCORE IP JESD204 PHY v2.0 – 为“JESD PHY内核”生成的MMCM_Locked输出端口,使用“内核中的共享逻辑”选项生成
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
FIR编译器v7.2:FIR编译器整数速率抽取滤波器 – 复位后损坏的输出样本
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
LogiCORE IP视频IP FEC接收器(VoIP FEC Rx) – 当我有高带宽流时,为什么会看到偶尔丢弃的数据包?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
G.709 FEC编码器/解码器行为仿真失败并出现断言错误 – 错误:sts计数超过最大sts计数
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
嵌入式Linux – 如何根据Zynq-7000 clk1x配置U-Boot MDC频率?
xilinx_wiki
6年前发布
28
0
0
xilinx_wiki
2015.3 AXI到APB网桥:产品指南中描述的端口与IPI设计中使用的端口不匹配
xilinx_wiki
6年前发布
35
0
0
xilinx_wiki
MPSoC GTR – 如何连接GTR引脚
xilinx_wiki
6年前发布
244
0
0
xilinx_wiki
Vivado Logic Debug – 错误抱怨打开综合设计时设计中有多个调试集线器
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
软错误缓解(SEM)IP – 在配置存储器中执行错误注入时,高性能接口可能会遇到位错误。
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
Vivado IP流 – 如果我在IP Integrator中升级IP内核,则块设计中的所有IP内核都将重置
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
2015.3 Vivado综合 – 错误:[Synth 8-27]不支持复杂分配。
xilinx_wiki
6年前发布
34
0
0
xilinx_wiki
2014.3综合 – 错误[Synth 8-1730]不能从纯函数XX中调用副作用程序打印
xilinx_wiki
6年前发布
32
0
0
xilinx_wiki
Vivado综合 – “[Synth 8-658]端口类型不匹配”使用VHDL别名进行端口映射会导致Vivado综合错误
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Vivado综合:访问字符串数组时不支持RLOC和BEL属性
xilinx_wiki
6年前发布
16
0
0
上一页
1
…
112
113
114
115
116
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则