首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Vivado部分重配置 – Vivado如何处理可重配置分区(RP)中的路由直通路径
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
实现期间不可用'current_fileset'属性'generic'
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
2014.4.1 Vivado部分重配置 – 我是否可以使用SNAPPING_MODE防止在7系列SSI器件中跨SLR边界放置可重配置pblock
1
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
2014.4.1 Vivado部分重配置 – 可重配置模块支持静态逻辑的无负载时钟
3
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
AXI Chip2Chip v4.2 – 如何使用axi_c2c_m2s_intr_ *和axi_c2c_s2m_intr_ *信号?
xilinx_wiki
7年前发布
76
0
0
xilinx_wiki
2014.4.4 – Vivado UltraScale部分重配置 – 在可重配置模块中使用SYSMON时,是否可以保留配置端口
1
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
Petalinux 2014.4 – Linux内核无法启动Zynq PS UART和AXI UART-16500
xilinx_wiki
7年前发布
87
0
0
xilinx_wiki
Vivado约束 – 常见问题和create_clock约束的常见问题
xilinx_wiki
7年前发布
206
0
0
xilinx_wiki
Vivado Simulator不编译模块,即使它包含在项目中并标记为在仿真中使用
xilinx_wiki
7年前发布
72
0
0
xilinx_wiki
Vivado约束 – 如何约束千兆位收发器输出时钟?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
嵌入式Linux – flashcp命令在写入大于16MiB的映像时失败
xilinx_wiki
7年前发布
239
0
0
xilinx_wiki
Vivado综合 – 如何调试多驱动网络“严重警告:[Synth 8-3352]”?
xilinx_wiki
7年前发布
51
0
0
xilinx_wiki
7系列MIG – DDR3 – 运行独立的xsim_run.bat脚本时出现仿真错误
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
UltraScale FPGA GTY收发器 – 已知问题和答案记录列表
xilinx_wiki
7年前发布
87
0
0
xilinx_wiki
JESD204 v6.1-为什么在JESD接收器上看到错误对齐的SYNC输出?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
2015.1 Vivado – 如何调试错误:“ERROR:[Drc 23-20]规则违规(BIVC-1)Bank IO standard Vcc – bank 15中的Vcc电压冲突。”?
xilinx_wiki
7年前发布
236
0
0
xilinx_wiki
Vivado实现 – 错误:[放置30-574] I / O引脚和BUFG之间的布线布局不佳
xilinx_wiki
7年前发布
521
0
0
xilinx_wiki
如何查看或更改现有的服务请求?
8
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
SRIO Gen2 v3.2:soft_reset连接到GND
xilinx_wiki
7年前发布
45
0
0
xilinx_wiki
2014.x / 2015.1 – 当IOBDELAY设置为“none”时,不会禁用ZHOLD_DELAY插入
xilinx_wiki
7年前发布
29
0
0
xilinx_wiki
SDK – 如何使用系统调试器查看全局变量
3
xilinx_wiki
7年前发布
123
0
0
xilinx_wiki
JESD204 v6.1 – Vivado 2015.1中JESD204内核的补丁更新
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
Vivado部分重配置 – 我可以使用bin文件重新配置SSI器件
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Vivado IP Integrator – [BD 41-968]为什么我收到有关我的AXI接口端口与任何时钟端口无关的消息?
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
HDMI接收器(RX)子系统和HDMI发送器(TX)子系统 – 为什么在YUV 422(YCrCb 4:2:2)模式下输出始终为每像素12位?
xilinx_wiki
7年前发布
37
0
0
xilinx_wiki
2014.4 Petalinux – Linux内核清除硬件断点
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
Spartan-6 – 在IOB FF上异步释放复位
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
在Vivado Design Suite中报告DCI CASCADE
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
Vivado IP Integrator – 是否可以冻结IP Integrator(IPI)框图(BD)的布局?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP DisplayPort – DisplayPort核心或参考设计是否支持EDID或DisplayID?
xilinx_wiki
7年前发布
26
0
0
上一页
1
…
110
111
112
113
114
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则