首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2016.1 – HDMI接收器子系统,软件驱动程序v2.0 – HDMI接收器子系统软件驱动程序v2.0补丁下载
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
HDMI接收器子系统v2.0 – 为什么我使用DDC短读取器件会出现错误?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Video Common Software驱动程序v3.0 – 视频通用软件驱动程序v3.0补丁下载
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
LogiCORE DisplayPort接收器v7.0(修订版1) – XAPP1178 – XAPP1271 – 为什么DisplayPort IP和DisplayPort子系统的DisplayPort RX驱动程序在使用DP159生产芯片时有时无法训练?
xilinx_wiki
7年前发布
46
0
0
xilinx_wiki
用于PCI Express Gen3的AXI桥接器(Vivado 2016.1) – [IP_Flow 19-3505] IP生成错误:无法生成IP'axi_pcie3_0'。无法生成“示例”输出:
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
JESD204B – 实现强大可重复延迟的简化方法
4
xilinx_wiki
7年前发布
68
0
0
xilinx_wiki
JESD204 – Vivado – 从GUI中选择LPM / DFE
xilinx_wiki
7年前发布
37
0
0
xilinx_wiki
Vivado – Vivado Design Suite是否支持虚拟机(VM)环境?
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
Vivado 2016.2 – 10G / 25G以太网子系统 – 在BASE_R中选择一步模式或选择示例设计中的收发器时,综合失败
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
UltraScale + PCI Express集成模块(Vivado 2016.2) – X16Gen3支持-1L和-2L器件
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
2016.2 HDMI接收器子系统v2.0(修订版1) – HDMI接收器子系统v2.0(修订版1)的补丁更新
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
LogiCORE IP视频屏幕显示(OSD)v6.0 – 为什么仅在将OSD用作图形控制器时才能看到锯齿状线条?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
Vivado – 是否有方法从Vivado项目的文件中添加源文件列表?
xilinx_wiki
7年前发布
943
0
0
xilinx_wiki
HDMI接收器子系统v2.0 – 为什么我看到仅为通道0-1对而不是为其他音频对设置了块起始位?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
SDSoC – 2016.1 – SDSoC项目概述中的时钟信息不正确或缺失,平台摘要不正确
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
SDSoC – 2016.1 – 返回值的等待插入不正确
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
SDSoC – 2016.1 – 启动程序时出错:无效的命令名称“psu_ps_pl_isolation_removal”
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
LogiCORE DisplayPort接收器v7.0(修订版1) – 为什么CP_CURRENT(0x02)寄存器值在文档和驱动程序之间有所不同?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
2015.x Vivado IP流 – 非项目模式下IP核上的DONT_TOUCH属性阻止了physopt优化信息:[Physopt 32-573]
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
HDMI RX Subsystem v2.0 – HDMI RX子系统错误地检测1080p 16位bpc视频源
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
2016.1 Vivado时序 – 如何获得保持时间路径的设置时序
xilinx_wiki
7年前发布
78
0
0
xilinx_wiki
Vivado – 在Red Hat 6上运行大量Vivado会话会导致系统资源不足/内存不足问题
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
HDMI接收器子系统v2.0 – “警告:[BD 41-1284]在验证包含带有HDCP 1.4的HDMI接收器子系统的设计时,无法在端口/ hdcp14_irq上设置参数SUGGESTED_PRIORITY”
xilinx_wiki
7年前发布
35
0
0
xilinx_wiki
HDMI发送器子系统v1.0 – 为什么我的DVI显示器在接收来自HDMI发送器子系统的输出时会出现锁定问题?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
LogiCORE DisplayPort v7.0(Rev。1) – 如果为axi_clk和vid_clk连接相同的时钟,则在时钟时序报告下会出现很多无约束路径,用于DisplayPort IP之外的路径,由此时钟驱动
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
Vivado – 如何找到我的Vivado项目中使用的非默认属性?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
Vivado – [Place 30-678]无法进行时钟区域分区
2
xilinx_wiki
7年前发布
848
0
0
xilinx_wiki
适用于Vivado 2016.1和Forward的UltraScale +集成100G以太网子系统的IP版本说明和已知问题
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
2016.2 Vivado – 在Vivado中加载综合或实现的设计会产生内部异常,并显示错误消息“Xgd File’xc ****。xgd’缺失”
1
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
2016.2 – IBERT – 如何使用Tcl显示BER /错误计数
xilinx_wiki
7年前发布
22
0
0
上一页
1
…
118
119
120
121
122
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则