首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 472
关注 140
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2013.1 VIVADO——修改IP属性编辑器中的UsEdIn导致错误:“命令失败:TCL控制台中的Excel命令以获取详细信息”
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
VIVADO双击VIVADO项目文件(.XPR)如果从Windows资源管理器搜索结果运行,则会出错
xilinx_wiki
8年前发布
16
0
0
xilinx_wiki
VIVADO——在ISE设计工具中作为泛型传递的文件在迁移时不会添加到VIVADO项目中
xilinx_wiki
8年前发布
9
0
0
xilinx_wiki
VIVADO——将块图的顶级HDL包装设置为OOC导致“文件集”SuxSeCy1中没有HDL源。
xilinx_wiki
8年前发布
19
0
0
xilinx_wiki
PrimeLoad:Pad报告的终止列没有显示ViTel-6低功率器件的上拉/下拉
xilinx_wiki
8年前发布
16
0
0
xilinx_wiki
ViVADO -源层次结构窗口显示了在TestBooST下的原始RTL源而不是仿真网表
xilinx_wiki
8年前发布
22
0
0
xilinx_wiki
PrimEng-在实现的设计的示意图中不能看到插入的BuFiO2。
xilinx_wiki
8年前发布
16
0
0
xilinx_wiki
报表利用率给出了可用寄存器和LUT的错误信息
xilinx_wiki
8年前发布
9
0
0
xilinx_wiki
VIVADO——TCL命令“库”按非字母顺序列出相关的TCL命令
xilinx_wiki
8年前发布
21
0
0
xilinx_wiki
14、X-PrimalE-用于MEALY二进制状态机的语言模板打字
xilinx_wiki
8年前发布
13
0
0
xilinx_wiki
ViVADO——我如何修改VIVADO IDE中使用的文本编辑器?
xilinx_wiki
8年前发布
32
0
0
xilinx_wiki
ZYQ-7000 SOC,GIGE-PTP分组与VLAN标签不被识别
xilinx_wiki
8年前发布
13
0
0
xilinx_wiki
ZYQ-7000 SoC的设计咨询——使用大于16MB闪存的Zynq和QSPI重置要求
1
xilinx_wiki
8年前发布
48
0
0
xilinx_wiki
14.6 SDK-创建ZYNQ引导映像不创建一个兼容NKY的影响
1
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
ViVADO:有没有办法调整VIVADO集成设计环境中的对话框或菜单文本大小?
xilinx_wiki
8年前发布
120
0
0
xilinx_wiki
2013.3 FixFieliServV71 -选择序列和选择优化参数不能正常工作
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
LogICORIP显示端口V4.1-为什么在使用Cadence IUS 122-S016仿真时链路错误?
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
VVADOO——如何使用增量编译流程?
xilinx_wiki
8年前发布
63
0
0
xilinx_wiki
ViVADO-GUI中的VIVADO-log文件提到X.IL目录下的XDC文件,但没有发现这样的文件
xilinx_wiki
8年前发布
14
0
0
xilinx_wiki
SPLANCHON——SPATN-3 FPGA第7Bank(P77和P78)的LVDS引脚分配问题
xilinx_wiki
8年前发布
68
0
0
xilinx_wiki
LogiCORIP视频缩放器V8.0-为什么当使用自动参数传播时,我会说“4:4:4的数据类型不被支持”的错误?
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
ZYQ-7000 SoC——使用大于16MB QSPI和RSA认证的引导映像要求
xilinx_wiki
8年前发布
15
0
0
xilinx_wiki
LogICORIP系列RAPIDIO GE2 V3.0-不正确的OC.xDC文件生成的核心
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
PATALIUX 2013.04——构建U-Bug时链接脚本生成的编译错误
1
xilinx_wiki
8年前发布
14
0
0
xilinx_wiki
ZYQ-7000 SoC设计咨询-当VMODE设置为1.8V时边界扫描测试失败
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
2013.4 ViVADO-WraveJavaStudioTcl导致“错误:[普通17-170]未知选项”模式-Outux上下文,请键入“StIOFIGREST -帮助”以获取使用信息。
xilinx_wiki
8年前发布
22
0
0
xilinx_wiki
LogICORIP显示端口V3.2 -支持已从ISE在14.7删除
xilinx_wiki
8年前发布
26
0
0
xilinx_wiki
LogiLogDePoPosiv4.1——为什么在用SyopysVCS H-2013.06-3仿真时出现类型不匹配错误?
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
VIVADO综合-当RAM输出驱动寄存器总线的一部分时,无法推断块RAM
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
VIVADO综合-黑盒上未连接的引脚
xilinx_wiki
8年前发布
55
0
0
上一页
1
…
137
138
139
140
141
…
368
下一页
跳转
140人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
472
阅读
29.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则