首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Xilinx HSSIO解决方案中心——设计辅助收发器设计实现
9
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ViVADO IP积分器-如何重置块设计(BD)的输出产品,并迫使一个完整的再生?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogiCORIP视频缩放器V7.01. A,为什么我不能连接XSXAXISVIEWORD OSARETN和MXAXIS视频信号?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
14.6 SDK——如何从增量内置SDK中排除单个源文件
1
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
屏幕显示(OSD)V5.01. A,V6.0,V6.0(Rev)。1)和V6.0(Rev)。2)-每个层的全局alpha值的有效范围是什么?
xilinx_wiki
7年前发布
61
0
0
xilinx_wiki
7系列串行收发器- GTP -可以RXSTATE信号指示不在表和视差错误?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
ViVADO-是否有一个TCL命令来确定进程是否有任何重要警告?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
ViVADO——“Sypple [设计程序204-411]不能清理以前的TMP目录’./XIL/VIVADO-YAX.Y-/-RealTime’”
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
ViVADO IP流——如何禁用XCI导入的XDC文件?
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
2013.3 VIVADO IP积分器-VC709与双DDR3控制器的系统级连接建议
2
xilinx_wiki
7年前发布
53
0
0
xilinx_wiki
2013.2 VIVADO-HLLS:HLLS:高斯模糊()编译错误
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
VVADO——“启动VIVADO.BAT:发射器超时时出错”
1
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
VIVADO -路径位置在进入TCL文件的位置时是不同的。
xilinx_wiki
7年前发布
97
0
0
xilinx_wiki
SPARTAN-6- LogICORIP显示端口V3.2-VESA规范终止方案在AUX状态机上引起损坏
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
ViVADO——在非项目模式下,是否有一种方法可以将已读取到内存中的所有文件归档或压缩?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
VIVADO——我怎样才能找到HDL文件的编译顺序以进行仿真或综合?
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
LogICORIP-XAUI,ViReX-6 GT收发器-在链路伙伴重置或电缆重新插上MGTYRXCHANISALIGIDENDR后,核心无法实现校准
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
VIVADO IP流——如何修改/编辑VIVADO中的IP核心源文件?
7
xilinx_wiki
7年前发布
676
0
0
xilinx_wiki
VIVADO综合-错误:[综合器84169]使用错误条款:包’xxx ‘未在库YYY中找到
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
2013.2 ViVADO-TCL命令行约束可能改变约束编译顺序
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
2013.1 VIVADO——修改IP属性编辑器中的UsEdIn导致错误:“命令失败:TCL控制台中的Excel命令以获取详细信息”
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
VIVADO双击VIVADO项目文件(.XPR)如果从Windows资源管理器搜索结果运行,则会出错
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
VIVADO——在ISE设计工具中作为泛型传递的文件在迁移时不会添加到VIVADO项目中
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
VIVADO——将块图的顶级HDL包装设置为OOC导致“文件集”SuxSeCy1中没有HDL源。
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
PrimeLoad:Pad报告的终止列没有显示ViTel-6低功率器件的上拉/下拉
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
ViVADO -源层次结构窗口显示了在TestBooST下的原始RTL源而不是仿真网表
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
PrimEng-在实现的设计的示意图中不能看到插入的BuFiO2。
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
报表利用率给出了可用寄存器和LUT的错误信息
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
VIVADO——TCL命令“库”按非字母顺序列出相关的TCL命令
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
14、X-PrimalE-用于MEALY二进制状态机的语言模板打字
xilinx_wiki
7年前发布
13
0
0
上一页
1
…
136
137
138
139
140
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则