首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1i跟踪(TrCE)/时序分析器-保持错误报告,但路径不被识别
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2i增量设计-KeePeSeple约束导致“错误:MAPLIB:205 -不能引导LUT与输出XXX……”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1ISIS-在读取该文件时遇到错误。它不能打开“当我打开一个ECS示意图时报告”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2i XPOWER – VyTEX II PROKROTIO(MGT)估计对于不同的操作频率是不正确的
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LeonardoSpectrum -我如何访问新的SpartanIIE部分(XC2S400 E和XC2S600 E)在LeonardoSpectrum 2002年E?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i COMPXLIB,MODESIM 5.7——当我编译DCM.V和XYDCM.V模型时,错误报告:“……附近”生成:“预期:IDENT”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogICOR BUFE和BUFT多路复用器V6.0——这些是在SSPANT-3架构中支持的吗?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1IHDL Beuner-WiApp.C:583:生成预期的仿真结果的修正
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61i ECS-“POP”操作对于用户创建的宏不起作用
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
10.1 NetGen /PrimeTime-“警告:CMISIFFT.PCF:检测多时钟的全局偏移(SCD.log)”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
LogiLog-GigabIT和10千兆位以太网MAC V3.0/4.2i NGDBug——当我在4.2i软件中实现一个核心时,NGDBug错误报告“异常程序终止”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1ISP3 IS-HDL编辑器不检测文件更改,并且不提示用户在关闭之前保存文件。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1ISP3 UNISIM,SIMPRIM,MODESIM 5.7 -“警告:没有默认绑定的组件:”DCM’/错误:(VSIM 3033):实例化的“DCM”失败。没有找到设计单位……
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
5.1I平面刨床-使用地板刨花板LOC RAM64 X1D导致“错误:布局…不能配置F6配置……
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1ISIS-当项目中有多个CCOREGEN内核时,“视图COREGEN日志”不显示每个内核的正确日志文件
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
LogICOR FIR编译器V2.0和MAC FIR V5.1——为什么一个项目中不同COE文件的两个内核在功能仿真中有相同的结果,或者为什么当我在同一个目录中创建多个MAC FIR核时,我的MIF文件会被改写?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2i项目导航器-PAD报告可能无法在快照中查看
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
7.1i PAR /跟踪LogICORPCI-“警告:定时:2666 -约束忽略:TSYADSYSTATUCT= MASTORD从时间GRP”PCIYPADSD D“到时间GRP”慢波“4.350 ns”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
在模块化设计中使用非矩形区域组范围会导致PAR失败,并报告“FATALL错误:路由:BasrTaRaCist.C:792:1.62.3”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LogICORDDC V1.0数据表——DDC数据表V1.0版本中存在的几个错误
2
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ISE 5.2i——IP核(DSP、系统逻辑、网络、以太网、PCI、PCI-X)的已知问题
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
61I ViTEX II映射-“错误:包:679 -不能遵守设计约束……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2i XPOWER——当我打开一个设计时,PCF(物理约束文件)总是加载,即使它是未指定的
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i HDL BeNeHER -测试台波形(TBW)的微小变化导致HDL BeNeCH使用大量存储器并出现挂起。
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
ViTEX II配置- init引脚在程序引脚转到Low之后不会变低
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
DSP的系统生成器——当我重新打开我的项目时,为什么我会为一些可选的端口断开端口或电线,比如启用或复位信号?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1 EDK SP2-BSPGEN:“错误:BSP文件访问:不能访问模板路径:……”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
*过时的*4.2I/5.1I/5.2i影响-“错误:便携性:90命令行错误:意想不到的参数(5)”和“找到”
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
在RAPIDIO注册管理器参考设计中包含了多少查找表(LUTS)和触发器(FFS)?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
在RAPIDIO Rev 1.2缓冲器参考设计中包含多少查找表(LUTS)和触发器(FFS)?
xilinx_wiki
7年前发布
7
0
0
上一页
1
…
147
148
149
150
151
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则