首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 472
关注 140
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1i xPoto-帮助链接到Xilinx支持,Xilinx在Web上,教程不工作
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
5.1i ViTEX II PAR-MPPR在第二次成本表运行期间崩溃
xilinx_wiki
8年前发布
17
0
0
xilinx_wiki
CPLD XC950XL:电路修订代码AWN相当于修订DMN
xilinx_wiki
8年前发布
9
0
0
xilinx_wiki
1.1ISIS-CPLD流不通过WYSIWYG交换机到CPLDFIT
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
在设计中,组件放置在它们的区域组之外。
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
61IMAP/PAR -有可能使用PIN锁定约束来维持片断引脚的使用吗?
xilinx_wiki
8年前发布
52
0
0
xilinx_wiki
5.1i CPLD CultRunter II TSIM—DATAGATE应用于时钟网络时,不适用于时序仿真。
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
7.1i xST -“错误:xST:1490 -实例化的LUT4
在单位中没有任何init属性
“
xilinx_wiki
2年前回复
13
1
0
xilinx_wiki
5.1i XST-XST不正确处理泛型
xilinx_wiki
8年前发布
31
0
0
xilinx_wiki
3.1 EDK-I使用“RealUp”实用工具更新了我的DK系统,现在出现了一个位置属性。这个属性是什么?
xilinx_wiki
8年前发布
13
0
0
xilinx_wiki
5.1SP1安装-在Solaris 5.8上,键入ISE不启动GUI -其他应用程序工作良好
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
报告了12.1个定时路径跟踪控制(PTC)警告:“定时2498/2695”。
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
核心发生器十千兆以太网MAC V2.1数据表-数据表中图3中TXC的宽度被错误地指定为32位
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
5.1i ngdBug -“FATALOLIGRATION:STATICEFILTER分析器:StasaCyrad。C:823:1.16……”
xilinx_wiki
8年前发布
30
0
0
xilinx_wiki
61IMAP -“错误:触发器触发器符号”Q(输出信号=QYOOBUF)具有iNITSt= 1,CLR占主导地位。ViTeX不支持这个失败。
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
5.1ISP1时序仿真,MUXDDR的NGDANNO -延迟没有被正确注释
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
5.1I/5.2i安装——ISE 5发布的安装调试提示和常见问题(FAQ)
xilinx_wiki
8年前发布
29
0
0
xilinx_wiki
3.1 EDK-XPS批处理模式(-NW)发出可移植性警告消息
xilinx_wiki
8年前发布
18
0
0
xilinx_wiki
5.1ISP1影响-“加载FPGA”选项没有成功加载FPGA – init切换不止一次
xilinx_wiki
8年前发布
25
0
0
xilinx_wiki
5.1i SP2的影响-“错误:影响:1111 -不能找到BSDL文件XC2V250YBG352.BSD”
xilinx_wiki
8年前发布
20
0
0
xilinx_wiki
5.1i ECS-在一个示意性检查中,当驱动网络是复杂总线的一部分时,报告“空载”和“无源”错误。
xilinx_wiki
8年前发布
27
0
0
xilinx_wiki
5.1i项目导航器- ViTeX II器件的“DRIVEDEN”启动选项不存在
xilinx_wiki
8年前发布
19
0
0
xilinx_wiki
12.1个已知的定时分析器-定时报告在触发器与BUFGMUX之间的全局时钟上出现非常大的歪斜
xilinx_wiki
8年前发布
31
0
0
xilinx_wiki
5.2i影响-在系统ACE MPM文件生成模式中生成的链式描述文件(.CDF)包含默认的Xilinx路径
xilinx_wiki
8年前发布
40
0
0
xilinx_wiki
81I ViTEX II MAP-“错误:TLAM-PISDEC,PSEN,PSCK和DPCM符号的PSDON…必须连接……”
xilinx_wiki
8年前发布
19
0
0
xilinx_wiki
5.1i MPR-“错误复制”C:\项目目录/MPPRORESULT.DI/DealthOn00000/Dealth.Dely:没有这样的文件或目录……
xilinx_wiki
8年前发布
23
0
0
xilinx_wiki
3.1 EDK——为什么创建两个比特文件,我应该使用哪一个?
xilinx_wiki
8年前发布
1
0
0
xilinx_wiki
3.1 EDK-当我试图在Solaris上运行XPS时,系统报告不能找到“init .TCL”。
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
3.1 EDK——在哪里可以找到EDK支持的所有可用IP列表?
xilinx_wiki
8年前发布
1
0
0
xilinx_wiki
3.1 EDK-我很难用“ps”的分辨率仿真MicroBlaze设计
xilinx_wiki
8年前发布
6
0
0
上一页
1
…
155
156
157
158
159
…
368
下一页
跳转
140人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
472
阅读
29.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则