首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogICORSPI4.2(POSS-PHY L4)V5.0自动静态对准导致DIP 4错误
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
核心发生器十千兆位以太网MAC -示例列奥纳多报告:“错误,外部视图XCV2..DCM(网表)没有一个称为StATUX的端口”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i核心发生器- 8B10B解码器输出位顺序与ViTEXII PROKECTIO MGTS 8B/10B解码器的输出位顺序相反
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i PAR-“错误:布局:1841 -检测宏包含一个不是切片的组件……”
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
4.2i安装-在已安装文档CD之后,我不能重新插入程序CD并继续安装
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
81i核心生成器-负数可以用于存储核心COE基础10格式吗?
xilinx_wiki
1年前回复
117
1
0
xilinx_wiki
5.1i NGDBug -“错误:NGDBug:604 -逻辑块”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i时序分析器/TrCE约束偏移路径在无约束路径报告中列出
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i ISE -“FATALL错误:个性模块:BasPMPIC.C:1290:1.56 – FILL默认:找不到默认速度”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i iMPACT,CoolRunner II -“激活OTF模式”选项在使用文件模式时变灰。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i VIETEX II MAP MAP的逻辑DRC标记FDDRSE输入信号不存在的错误
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
61I ViTEX II PAR -砂矿未能处理SelectIO要求时超过八个时钟存在
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VIETEX II SPICE模型-电压节点VGG应如何变化以执行最佳和最坏情况分析?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i系数xST-数组未正确编译
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
ViTEX II职业ROKETIO -为什么所有的GNDA引脚在ViTEX II Pro PIN重复?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i时序分析仪/TrCE/速度文件-在LVDS和LVPECL输出的P和N侧之间存在过度歪斜
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
5.1i安装-当我运行Xilinx工具时,如何确定我的内存使用情况?
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
81i VIETEX II PAR RROCORLY范围不适用于异构RPMLattice宏
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i步伐-我的I/O组在我重新启动速度之后在设计对象列表中不包含I/O成员
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i速度文件- VelTEX II的新速度文件已经发布(2002年7月18日)
1
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i BitGen,ViTEX-II -DCI在某些情况下不能正常工作(差匹配DCI终止)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i步速不显示我在NCF或源代码中指定的约束
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogiCORG千兆以太网MAC——什么条件会导致RXBADYBrand和BADJ框架的断言?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i Floorplanner-“写RPM到NCF”过程在使用“替换所有放置”功能时被禁用
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i iMPACT,XC9500/XL/XV -在并行Program模式中没有设置读写保护程序的写保护位
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i影响-“错误:影响:602无效文件类型”。当试图加载.CDF文件时,请指定一个.sff或.sasl文件。
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
5.1i影响-“错误:影响:638命令行错误:仅.BIT/.RBT/.MCS/.EXO文件允许串行模式”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
CLogic Cordic V1.0-当选择CCM选项时使用什么类型的乘法器?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i位VITEX-II PROKEXTIO-RXOLTAL在硬件上没有影响
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
VelTEXII PRO-X ROKETIO——为什么PICCORCOND在仿真中不成立?
xilinx_wiki
7年前发布
4
0
0
上一页
1
…
164
165
166
167
168
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则