首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogiCORCordic V1.0-流水线选项“无”和“最佳”创建相同的延迟量
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
CORDIC V1.0数据表包含几个错误
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
61i ECS-当前的日期和文件信息可以自动打印出来吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ViTEXI/PRO -什么是电源复位(POR)阈值电压?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
* ObSeleT*4.2i影响-XC18V00 -批处理模式,在Program期间将数千条数据线打印到日志窗口
1
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i,体系结构向导——当配置外部反馈的DCM时,DCM向导将CKK0或CLK2X连接到BUFG。这是正确的吗?
3
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
DSP 8.2系统生成器——生成过程中的“未定义函数或变量”错误报告
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
2.2用于DSP的系统生成器-当ViTEX-E器件为目标时产生不正确的同步性项目文件
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.2分布式DSP的系统生成器不使用时钟使能网,并限制以最快的速率运行。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i安装,Linux /Wine-当“接受软件许可证”对话框出现时,它是空白的,并且“下一步”按钮是灰色的。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2ISP3,XST -“错误:HDL分析器:3014…在库工作中没有库单位包名。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
SyPrimeX 7×Synplify报告说,我在VyTeX II部分(ViTeX II器件包含16个BUFG)中使用了“x 8”BUFGs(时钟)。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
IvimeDAT-VSM报告“错误:VIEWBASE:错误338:未定义的变量(s)……”用于参数化属性
xilinx_wiki
7年前发布
59
0
0
xilinx_wiki
5.1i NGD2EDF-SyopSysStaskCccn(版本11062)未能编译由Xilinx工具生成的网表
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i核心生成器-分布式内存:“* * **注:MeMyInIILFILEYPACKIPV3Y1编译版本不支持MIF生成”在仿真过程中被报告
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
当将设计从一个版本移动到另一个版本时,可能需要调整9.1个增量设计区域组。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
7.1i增量设计——当我使用XSt的项目导航器时,我应该能够只修改已更改的逻辑。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LogICORG千兆以太网MAC -1000 BASE-X和1000 BASE-T媒体支持
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
10.1个分区-更改区域组的大小或位置不会导致该区域组中的模块被重新映射。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i定时仿真-在DCM上设置CKNYLIDVIEBYBY2属性时,不调整周期和脉宽检查
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i NGD2VER -当我使用“-ISM”开关时,XYONE或X0Z0PRIMM模型没有插入到时序仿真网表中。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i NGDNNO——当保存层次结构时,将将GSR端口添加到保存了层次结构的每个实例上。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i ISE——XST综合特性“生成RTL示意图”不应用于UNIX平台
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
5.1i XST——对于5.1i版本存在什么新的XST命令行选项?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VelTEXI/PRO SSO指南:我如何解释与LVDCI I/O使用的不同阻抗(参考电阻)?
xilinx_wiki
7年前发布
47
0
0
xilinx_wiki
一个BMM文件中的“91i DATA2MEM”,“启动地址”和“EnthAdX地址”如何与MEM文件相关?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1IXXST-XST在动态移位寄存器LUTS(SRLS)推断时产生不正确的逻辑
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i CPLDFIT -HTML报表在Netscape 6中不起作用
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i XST -在5.1i软件中支持实际的VHDL数据类型(具有一定的局限性)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
XST -我可以通过一个HDL信号初始化构造将一个init约束传递给触发器吗?
xilinx_wiki
7年前发布
45
0
0
上一页
1
…
165
166
167
168
169
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则