首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 479
关注 143
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
EPDCAR: Coregen在UNIX 5.8上没有被调用
xilinx_wiki
8年前发布
92
0
0
xilinx_wiki
4.2i基础仿真- FPGAExpress项目中的重复网名在仿真中导致未知值
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
81i NGDBug——“错误:NGDBuff:%-s %Pad NET ‘%s’有非法缓冲区。xBuffer-= %s xLID=%d xSyrNe==%s
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
81i NGDBug——“警告:NGDBug:477 -时钟网络’%s’有非时钟连接xBuffer-= %s xLID=%d xSyrNex= %s”
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
81i ngdBuff–“警告:NGDBuff:%-%s NET ‘%s’没有负载xBuffer-= %s xLID=%d xSyrNex= %s”
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
81i NGDBug——“错误:NGDBuff:%-%s NET ‘%s’有多个驱动程序。xBuffer-= %s xLID=%d xSyrNe==%s
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
4.2i FPGA Express -“器件选择”包含无效的器件
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
4.2i基础- FPGAExpress3.61.没有任何VIETEX II器件可用的6级速度等级
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
81i NGDBug——“错误:NGDBuff:%-s块’%s’”类型“%s”未展开。目标’%s’中不支持符号’%s’。xBuffer-= %s xLID=%d xSyrNex= %s”
xilinx_wiki
8年前发布
2
0
0
xilinx_wiki
12.1 NGDBug /约束-“警告:NGD:231周期TimeScript”%s’具有TimeGRP“%s”,它包含垫和同步元件的混合……
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
81i NGDBug -“错误:NGD:788 – NGD文件版本是!% 1!!% 2!工具正在期待版本!% 3!!% 4!.”
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
81i NGDBug——“错误:NGD:284 %s’%s’,这是偏移量’%s’的参考时钟网络,不是PAD相关的网络(不是由PAD驱动的)。
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
LogICORPCI/PCIX——为什么PCI内核UCF文件中存在禁止约束?
xilinx_wiki
8年前发布
9
0
0
xilinx_wiki
4.1i ViTEX-II MAP-在具有分割进位链的设计上发生致命错误
xilinx_wiki
8年前发布
2
0
0
xilinx_wiki
7.0.3 SypReTiel-RokTiIO原语在“VixT2P.V.”和“ViReX2p VHD”文件对于4.2i实现工具是不正确的。
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
如果立即中断后发生中断,会发生什么?
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
MyBLASZE——我的超终端设置应该是什么?
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
5.1i时序分析器/TrCE(跟踪)-现在比先前版本(TSKCOF5)分析更多的定时项/路径
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHYL4)V3.x-当我试图从接收器FIFO读取数据时,我看到了丢失的包/丢失的EOPS/SNKFFRESs
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
5.1i影响-为什么我的SIF/STAPL文件被截断?
xilinx_wiki
8年前发布
7
0
0
xilinx_wiki
4.1i核心生成器-关于“$回升时序”的错误发生在块RAM COREGEN组件上,即使在Read第一模式中
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
5.1i核心生成器异步FIFO-I不能选择数据表中所指示的FIFO深度
xilinx_wiki
8年前发布
18
0
0
xilinx_wiki
2.1微闪存-当洞察力XC2V1000板连接到XMD存根时,连接挂起,并报告错误。
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
2.2微闪存错误:“JTAG指令操作码:对于器件XC18V04,USER2找不到……”
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
5.1i时序分析器-“警告:NCD:391 -组件xxx”正在被忽略,因为它已经被编辑……”
xilinx_wiki
8年前发布
6
0
0
xilinx_wiki
4.1i核心生成器- XCO文件中的资源利用报告错误地列出了使用0个切片和CLB
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
4.1ISP3ECS-错误:“OLDMAP:455——CY4符号“XXX”的CIN PIN上的信号“GualalLogLogic 0”是常数LogIC1或LogIC0……
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
VIETEX II DCM是一个时序图,说明可变相移(DPS)可用?(PSEN、PSNDEC、PSCK和PSDN的定时参数)
1
xilinx_wiki
8年前发布
76
0
0
xilinx_wiki
5.1i ViTEX II配置-我如何使用VIETEX II中的三重DES加密功能?我在哪里找到VIETEX II中三重DES加密功能的文档?
1
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
LogICORPCI-可以增加突发大小超过256字节吗?
xilinx_wiki
8年前发布
51
0
0
上一页
1
…
186
187
188
189
190
…
368
下一页
跳转
143人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
479
阅读
33.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则