首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 424
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
CPLD -时序限制导致我的设计不适合
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
CPLD -引脚锁定导致设计不适合该器件
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
VelTeX-E/SpTAN-IIE数据表-如何确定LVDS差分I/O对特定器件和封装组合的引脚输出表?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
5.1i定时-在定时报告中,与GTS相关联的PIN名称被截断。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1ISP3时序分析器/TrCE无效的保持冲突被报告,但是错误报告中没有列出任何路径。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
7.1i定时-当一个DDR包含一个时,PCF包含DDE的BELS
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i ngdBuff–一个混乱的错误消息报告一个原语(PPC405或GT符号)对于目标器件无效。
xilinx_wiki
7年前发布
38
0
0
xilinx_wiki
7.2i TrCE\时序分析器-在特定设计上运行TrCE导致内核转储
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i平面规划器Mult18x18乘法器不显示在设计层次结构符号计数中
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
MODESIM/ISE 4.1 SP3-内存不足:未能在PARCE中创建新令牌[0 ] [XLXI26269PrimtStESTEY3Y1]
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
*过时的*4.2i比特-“错误:设计规则:543 -块检查:无效的GT配置。GTyAurraa4IO标准CKLKORYA SEQYLLEN必须设置为4。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ISE 4.1i SP 3:XCV3200的封装CG1156不可用
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VLTEX-E/VIETEXI/PRO-LVDS和LVPECL同时开关输出(SSO)指南
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1I定时分析器/ TrCE定时不报告差分对N侧和P侧路由对LVPECL或LVDS信号的偏斜
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
*过时的*4.2i影响-追加到一个STAPL文件会导致对错误的影响:“FATALOLIGROUT: GUIVICUT: WinApp .C: 570:$修订……”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.2i影响,XCR338 4xL -“获取器件校验和”操作失败,“计算校验和……不匹配文件校验和”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
*过时的*4.2i影响- PROM文件生成:不正确的填充值导致碰撞(Windows ME)或不正确地进行(Windows NT)的影响
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.2i CurrRunter II HPROF6-在JEDEC文件中电压标准总是设置为1.5/1.8V
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i CalsRunter II HPROF6-施密特触发器属性不在我的器件上工作
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
7.1IXPOWER -“警告:电源:163, 164…标识符代码已在使用中……”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LogiCORPCIX—为什么MyDATLYVLD和MyDathyVLD信号用分裂事务断言?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
7.1i时序分析器/TrCE(跟踪)-所有的时序参数意味着什么?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i内核生成器-在“负载系数”GUI窗口中,不能剪切和粘贴路径
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICORPCI-为什么有三种类型的I/O缓冲器可用于PCI LogiCORE?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
10.1状态图编辑器——来自StuteCad的TestBooad导致“致命错误:SDF文件需要Xilinx原始库”在ModelSim
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
5.1i安装- Linux /Wine-我如何配置Wine来运行Xilinx设计工具?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.2IXLinux/WINDOWS——当我运行一个脚本作业时,一个错误报告
EXE找不到输入文件
“
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i定时仿真,DCM -“警告:CLK上的McCCLK周期违例”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
影响-“错误:影响:583 – 2”从器件读取的ID代码与BSDL文件中的IDCID不匹配
xilinx_wiki
7年前发布
38
0
0
xilinx_wiki
4.1i NGDBug -错误报告,包括“Exx:xMd:xDMyActual.C:1044:$ ID:xDMyPrimult.C,V 1.46……”
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
189
190
191
192
193
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
424
阅读
24.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则