
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。

提问 FPGA的udp通信

已解决 FPGA工作异常

DDR3仿真的时候,app_rdy信号一直拉低是什么情况呢?2

有没有遇到ZYNQ PS调试很不稳定的

求助:请问有靠谱的FPGA芯片维修厂家吗

VS Code+Verilog实现快乐编程14

提问 Vivado的RS Decoder IP核问题4

单独使用modelsim仿真xilinx2

Xilinx FPGA芯片内部时钟和复位信号使用2

如何做到一套FPGA工程无缝兼容两款不同的板卡?2

在FPGA中实现步进电机运动控制器2

使用 Simulink 进行 FPGA 设计和验证3

vivado报错-debug hub core时钟检测不到

vivado软件无法连接下载器或下载失败解决方案4

A7中芯片中的内置的ADC模块如何关闭

提问 求助我的EMIO以及MIO都无法成功控制LED3

AIE(12)—AI Engine架构概览4


Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
帖子
1.1W+
互动
392
阅读
23.4W+
搜索