
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。

AIE(13)—标量/向量处理单元5

AIE(14)—AI Engine API简介3

AIE(11)—评估graph性能8

AIE(10)—使用Trace View10

AIE(7)—理解Runtime Ratio7

AIE(5)—针对AI Engine进行编译11

AIE(4)—AIE编译器和X86模拟器13

AIE(2)—理解AIE编程中的graph2

AIE(1)—创建一个简单的AIE工程14

为什么不赋值啊 大佬救命4

求助我的ZYNQ的UART使用EMIO脚不成功4

如何给每个RM添加约束?8

Vivado全版本下载分享1

如何将自定义AXI设备的端口设为中断?1

如何通过shell操作ZYNQ的GPIO?

时钟资源(3):Versal ACAP4

xpm fifo的empty一直为1怎么解决1

Vivado 用户指南:逻辑仿真1

时钟资源(1):7系列FPGA6

Vivado 开发软件下板验证教程10

Xilinx FPGA Vivado 开发流程24

Vivado 2019.2 安装教程15


Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
帖子
1.1W+
互动
392
阅读
23.4W+
搜索