首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 424
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1IIS-错误出现时,CoolRunner II包实现与自动FG和自动CS包选择
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
3。FPGAExpress-我如何实现差分信号(LVDS,LVPECL等)的ViTEX II?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
如何实现VelTEX II的差分信令(LVDS、LVPECL等)?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
1999年1B范例-列奥纳多频谱不是推断Xilinx VelTeX触发器启用
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
如何实现VelTEX II器件的差分信令(LVDS、LVPECL等)?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
4.1i基础系列安装- CHIPVIEW在“读取文件”操作期间挂起
xilinx_wiki
7年前发布
37
0
0
xilinx_wiki
ViTEXI-全球时钟输入调整值在哪里?(即TGPLVTTL、TGPLVDS等)
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1ISIS-试图综合HDL代码导致项目导航器挂起
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ViTeX II配置-什么阻止比特流加密的密钥被读出?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
MimeSIM(MXE,SE,PE)-我如何保存MySimWindows的位置?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
VLTEX-II -什么是CKK-CLKB时钟到时钟设置时间块RAM(TBCCS)?
xilinx_wiki
7年前发布
81
0
0
xilinx_wiki
4.1i基础系列安装-选择“帮助->联机文档”生成错误“…索引,不存在HTM”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
HDL编辑器帮助-我如何打印Verilog /VHDL源代码的颜色?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i ViTEX II PAR砂纸崩溃后“开始时钟逻辑布局”。
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
10.1状态图编辑器-当我生成HDL时,StuteCad不通过编译阶段(看起来要挂起)
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
3.6 FPGA Express—坏逻辑由Verilog中的一个参数从移位运算符“>”生成
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i核心生成器——在4.1i IP更新1中的已知问题(EAIP1)。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
4.1I核心发生器Reed-Solomon V2.0~00E物理仿真没有SDF工作,但SDF在使用全局重置时失败
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ViTEX-II MAP-“FATALHOLL错误:NCD:BASNCHIDECT.C:228:1.28 -不能找到一个BEL的信号在PIN扩散出去的COMP……”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i安装-在安装Solaris或HP的工具之后,我不能启动任何工具。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1IXST-“错误:XST:491 -报告失败:源端口与松弛:-XX.XX没有发现在边缘’xxx ‘。”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
10.1 NGDBug /约束-“错误:XMelHelps:xxx -处理属性”在信号“……遇到坏令牌”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
应支持4.1I-XCV3200 E FG1156封装。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
1.1ISIS-错误:“无法打开项目文件:”…\Projial.NPL,因为找不到文件“
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
4.1i ViTEXII PAR联机文档列出了“-XE”(额外努力)选项的错误值范围
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i核心生成器——IP捕获工具不检查可编辑字段中的无效字符,导致“内部错误”和“无效存储库”问题。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1IS1 ViTEX-II MAP-“FATALOLIGROUP错误:包:PKTV2RPMUTIL.C:150.1.1.2.1-超过RMP中的最大形状数”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.3i ChIPSimulink——“错误:在Xilinx\java\Swing 1.SW1.1.1中发现的没有SWinangal.JAR文件”在使用ChipScope Inserter时被报告
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
我如何使用不在列奥纳多库中的新的I/O缓冲区?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
81i PAR错误:“LD。SO 1:PAR:致命:LabPalBase.SO:OPEN失败:没有这样的文件或目录。”
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
205
206
207
208
209
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
424
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则